SDRAMC_IDR

SDRAMC Interrupt Disable Register

  0x18 32 Write-only    

SDRAMC Interrupt Disable Register

Bit  31 30 29 28 27 26 25 24  
                   
Access                   
Reset                   
Bit  23 22 21 20 19 18 17 16  
                   
Access                   
Reset                   
Bit  15 14 13 12 11 10 9 8  
                   
Access                   
Reset                   
Bit  7 6 5 4 3 2 1 0  
                RES  
Access                W  
Reset                   

Bit 0 – RES: Refresh Error Interrupt Disable

Refresh Error Interrupt Disable

ValueDescription
0 No effect.
1 Disables the refresh error interrupt.