Register Summary

Note: Offsets 0x100–0x128 are reserved for PDC registers.

Offset	Name	Bit Pos.	7	6	5	4	3	2	1	0
0x00	SSC_CR	7:0							RXDIS	RXEN
		15:8	SWRST						TXDIS	TXEN
		23:16
		31:24
0x04	SSC_CMR	7:0	DIV[7:0]
		15:8					DIV[11:8]
		23:16
		31:24
0x08 ... 0x0F	Reserved
0x10	SSC_RCMR	7:0	CKG[1:0]		CKI	CKO[2:0]			CKS[1:0]
		15:8				STOP	START[3:0]
		23:16	STTDLY[7:0]
		31:24	PERIOD[7:0]
0x14	SSC_RFMR	7:0	MSBF		LOOP	DATLEN[4:0]
		15:8					DATNB[3:0]
		23:16		FSOS[2:0]			FSLEN[3:0]
		31:24	FSLEN_EXT[3:0]							FSEDGE
0x18	SSC_TCMR	7:0	CKG[1:0]		CKI	CKO[2:0]			CKS[1:0]
		15:8					START[3:0]
		23:16	STTDLY[7:0]
		31:24	PERIOD[7:0]
0x1C	SSC_TFMR	7:0	MSBF		DATDEF	DATLEN[4:0]
		15:8					DATNB[3:0]
		23:16	FSDEN	FSOS[2:0]			FSLEN[3:0]
		31:24	FSLEN_EXT[3:0]							FSEDGE
0x20	SSC_RHR	7:0	RDAT[7:0]
		15:8	RDAT[15:8]
		23:16	RDAT[23:16]
		31:24	RDAT[31:24]
0x24	SSC_THR	7:0	TDAT[7:0]
		15:8	TDAT[15:8]
		23:16	TDAT[23:16]
		31:24	TDAT[31:24]
0x28 ... 0x2F	Reserved
0x30	SSC_RSHR	7:0	RSDAT[7:0]
		15:8	RSDAT[15:8]
		23:16
		31:24
0x34	SSC_TSHR	7:0	TSDAT[7:0]
		15:8	TSDAT[15:8]
		23:16
		31:24
0x38	SSC_RC0R	7:0	CP0[7:0]
		15:8	CP0[15:8]
		23:16
		31:24
0x3C	SSC_RC1R	7:0	CP1[7:0]
		15:8	CP1[15:8]
		23:16
		31:24
0x40	SSC_SR	7:0			OVRUN	RXRDY			TXEMPTY	TXRDY
		15:8					RXSYN	TXSYN	CP1	CP0
		23:16							RXEN	TXEN
		31:24
0x44	SSC_IER	7:0			OVRUN	RXRDY			TXEMPTY	TXRDY
		15:8					RXSYN	TXSYN	CP1	CP0
		23:16
		31:24
0x48	SSC_IDR	7:0			OVRUN	RXRDY			TXEMPTY	TXRDY
		15:8					RXSYN	TXSYN	CP1	CP0
		23:16
		31:24
0x4C	SSC_IMR	7:0			OVRUN	RXRDY			TXEMPTY	TXRDY
		15:8					RXSYN	TXSYN	CP1	CP0
		23:16
		31:24
0x50 ... 0xE3	Reserved
0xE4	SSC_WPMR	7:0								WPEN
		15:8	WPKEY[7:0]
		23:16	WPKEY[15:8]
		31:24	WPKEY[23:16]
0xE8	SSC_WPSR	7:0								WPVS
		15:8	WPVSRC[7:0]
		23:16	WPVSRC[15:8]
		31:24