SDRAMC_OCMS

SDRAMC OCMS Register

  0x2C 32 Read/Write 0x00000000  
Parent topic: Register Summary

SDRAMC OCMS Register

Bit  31 30 29 28 27 26 25 24  
                   
Access                   
Reset                   
Bit  23 22 21 20 19 18 17 16  
                   
Access                   
Reset                   
Bit  15 14 13 12 11 10 9 8  
                   
Access                   
Reset                   
Bit  7 6 5 4 3 2 1 0  
                SDR_SE  
Access                R/W  
Reset                0  

Bit 0 – SDR_SE: SDRAM Memory Controller Scrambling Enable

SDRAM Memory Controller Scrambling Enable

ValueDescription
0

Disables off-chip scrambling for SDR-SDRAM access.
1

Enables off-chip scrambling for SDR-SDRAM access.