Pin Allocation Tables

Table . 14/16-Pin Allocation Table
I/O	14-pin PDIP/SOIC/TSSOP	16-pin UQFN	ADC	Reference	Comparator	NCO	DAC	DSM	Timers	CCP	PWM	CWG	MSSP	ZCD	EUSART	CLC	CLKR	Interrupts	Pull-up	Basic
RA0	13	12	ANA0	—	C1IN0+	—	DAC1OUT1	MDSRC⁽¹⁾	—	—	—	—	SS2⁽¹⁾	—	—	—	—	IOCA0	Y	ICDDAT ICSPDAT
RA1	12	11	ANA1	ADCVREF+	C1IN0 C2IN0-	—	DAC1VREF+	—	—	—	—	—	—	—	—	—	—	IOCA1	Y	ICDCLK ICSPCLK
RA2	11	10	ANA2	ADCVREF-	—	—	DAC1VREF-	—	T0CKI⁽¹⁾	CCP3IN⁽¹⁾	—	CWG1IN⁽¹⁾ CWG2IN⁽¹⁾	—	ZCD1	—	—	—	IOCA2	Y	INT⁽¹⁾
RA3	4	3	—	—	—	—	—	—	T6IN⁽¹⁾	—	—	—	—	—	—	—	—	IOCA3	Y	MCLR V_PP
RA4	3	2	ANA4	—	—	—	—	—	T1G⁽¹⁾ SMT1WIN⁽¹⁾	—	—	—	—	—	—	—	—	IOCA4	Y	CLKOUT SOSCO OSC2
RA5	2	1	ANA5	—	—	—	—	—	T1CKI⁽¹⁾ T2IN⁽¹⁾ SMT1SIG⁽¹⁾	—	—	—	—	—	—	CLCIN3⁽¹⁾	—	IOCA5	Y	CLKIN SOSCI OSC1
RC0	10	9	ANC0	—	C2IN0+	—	—	—	T5CKI⁽¹⁾	—	—	—	SCK1⁽¹⁾ SCL1^(1,3,4)	—	—	—	—	IOCC0	Y	—
RC1	9	8	ANC1	—	C1IN1- C2IN1-	—	—	—	T4IN⁽¹⁾	CCP4IN⁽¹⁾	—	—	SDI1⁽¹⁾ SDA1^(1,3,4)	—	—	CLCIN2⁽¹⁾	—	IOCC1	Y	—
RC2	8	7	ANC2 ADACT⁽¹⁾	—	C1IN2- C2IN2-	—	—	MDCARL⁽¹⁾	—	—	—	—	—	—	—	—	—	IOCC2	Y	—
RC3	7	6	ANC3	—	C1IN3- C2IN3-	—	—	—	T5G⁽¹⁾	CCP2IN⁽¹⁾	—	—	SS1⁽¹⁾	—	—	CLCIN0⁽¹⁾	—	IOCC3	Y	—
RC4	6	5	ANC4	—	—	—	—	—	T3G⁽¹⁾	—	—	—	SCK2^(1,5) SCL2^(1,3,4,5)	—	CK1^(1,3)	CLCIN1⁽¹⁾	—	IOCC4	Y	—
RC5	5	4	ANC5	—	—	—	—	MDCARH⁽¹⁾	T3CKI⁽¹⁾	CCP1IN⁽¹⁾	—	—	SDI2^(1,5) SDA2^(1,3,4,5)	—	RX1⁽¹⁾ DT1^(1,3)	—	—	IOCC5	Y	—
V_DD	1	16	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	V_DD
V_SS	14	13	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	V_SS
OUT⁽²⁾	—	—	ADCGRDA	—	C1OUT	NCO1OUT	—	DSM1OUT	TMR0OUT	CCP1OUT	PWM6OUT	CWG1A CWG2A	SDO1 SDO2	—	DT1⁽³⁾	CLC1OUT	CLKR	—	—	—
	—	—	ADCGRDB	—	C2OUT	—	—	—	—	CCP2OUT	PWM7OUT	CWG1B CWG2B	SCK1 SCK2	—	CK1⁽³⁾	CLC2OUT	—	—	—	—
	—	—	—	—	—	—	—	—	—	CCP3OUT	—	CWG1C CWG2C	SCL1⁽³⁾ SCL2⁽³⁾	—	TX1	CLC3OUT	—	—	—	—
	—	—	—	—	—	—	—	—	—	CCP4OUT	—	CWG1D CWG2D	SDA1⁽³⁾ SDA2⁽³⁾	—	—	CLC4OUT	—	—	—	—

Table . 20-Pin Allocation Table
I/O	20-pin PDIP/SOIC/SSOP	20-pin UQFN	ADC	Reference	Comparator	NCO	DAC	DSM	Timers	CCP	PWM	CWG	MSSP	ZCD	EUSART	CLC	CLKR	Interrupts	Pull-up	Basic
RA0	19	16	ANA0	—	C1IN0+	—	DAC1OUT1	—	—	—	—	—	—	—	—	—	—	IOCA0	Y	ICDDAT/ ICSPDAT
RA1	18	15	ANA1	ADCVREF+	C1IN0- C2IN0-	—	DAC1VREF+	MDSRC⁽¹⁾	—	—	—	—	SS2⁽¹⁾	—	—	—	—	IOCA1	Y	ICDCLK/ ICSPCLK
RA2	17	14	ANA2	ADCVREF-	—	—	DAC1VREF-	—	T0CKI⁽¹⁾	—	—	CWG1IN⁽¹⁾ CWG2IN⁽¹⁾	—	ZCD1	—	CLCIN0⁽¹⁾	—	IOCA2	Y	INT⁽¹⁾
RA3	4	1	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	IOCA3	Y	MCLR V_PP
RA4	3	20	ANA4	—	—	—	—	—	T1G⁽¹⁾ SMT1WIN⁽¹⁾	CCP4IN⁽¹⁾	—	—	—	—	—	—	—	IOCA4	Y	CLKOUT SOSCO OSC2
RA5	2	19	ANA5	—	—	—	—	—	T1CKI⁽¹⁾ T2IN⁽¹⁾ SMT1SIG⁽¹⁾	—	—	—	—	—	—	—	—	IOCA5	Y	CLKIN SOSCI OSC1
RB4	13	10	ANB4	—	—	—	—	—	T5G⁽¹⁾	—	—	—	SDI1⁽¹⁾ SDA1^(1,3,4)	—	—	CLCIN2⁽¹⁾	—	IOCB4	Y	—
RB5	12	9	ANB5	—	—	—	—	—	—	CCP3IN⁽¹⁾	—	—	SDI2^(1,5) SDA2^(1,3,4,5)	—	RX1⁽¹⁾ DT1^(1,3)	CLCIN3⁽¹⁾	—	IOCB5	Y	—
RB6	11	8	ANB6	—	—	—	—	—	—	—	—	—	SCK1⁽¹⁾ SCL1^(1,3,4)	—	—	—	—	IOCB6	Y	—
RB7	10	7	ANB7	—	—	—	—	—	T6IN⁽¹⁾	—	—	—	SCK2^(1,5) SCL2^(1,3,4,5)	—	CK1^(1,3)	—	—	IOCB7	Y	—
RC0	16	13	ANC0	—	C2IN0+	—	—	—	T3CKI⁽¹⁾ T3G⁽¹⁾	—	—	—	—	—	—	—	—	IOCC0	Y	—
RC1	15	12	ANC1	—	C1IN1- C2IN1-	—	—	—	—	—	—	—	—	—	—	—	—	IOCC1	Y	—
RC2	14	11	ANC2 ADACT⁽¹⁾	—	C1IN2- C2IN2-	—	—	MDCARL⁽¹⁾	T5CKI⁽¹⁾	—	—	—	—	—	—	—	—	IOCC2	Y	—
RC3	7	4	ANC3	—	C1IN3- C2IN3-	—	—	—	—	CCP2IN⁽¹⁾	—	—	—	—	—	CLCIN1⁽¹⁾	—	IOCC3	Y	—
RC4	6	3	ANC4	—	—	—	—	—	—	—	—	—	—	—	—	—	—	IOCC4	Y	—
RC5	5	2	ANC5	—	—	—	—	MDCARH⁽¹⁾	T4IN⁽¹⁾	CCP1IN⁽¹⁾	—	—	—	—	—	—	—	IOCC5	Y	—
RC6	8	5	ANC6	—	—	—	—	—	—	—	—	—	SS1⁽¹⁾	—	—	—	—	IOCC6	Y	—
RC7	9	6	ANC7	—	—	—	—	—	—	—	—	—	—	—	—	—	—	IOCC7	Y	—
V_DD	1	18	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	V_DD
V_SS	20	17	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	V_SS
OUT⁽²⁾	—	—	ADCGRDA	—	C1OUT	NCO1OUT	—	DSM1OUT	TMR0OUT	CCP1OUT	PWM6OUT	CWG1A CWG2A	SDO1 SDO2	—	DT1⁽³⁾	CLC1OUT	CLKR	—	—	—
	—	—	ADCGRDB	—	C2OUT	—	—	—	—	CCP2OUT	PWM7OUT	CWG1B CWG2B	SCK1 SCK2	—	CK1⁽³⁾	CLC2OUT	—	—	—	—
	—	—	—	—	—	—	—	—	—	CCP3OUT	—	CWG1C CWG2C	SCL1⁽³⁾ SCL2⁽³⁾	—	TX1	CLC3OUT	—	—	—	—
	—	—	—	—	—	—	—	—	—	CCP4OUT	—	CWG1D CWG2D	SDA1⁽³⁾ SDA2⁽³⁾	—	—	CLC4OUT	—	—	—	—

Note:

Default peripheral input. Input can be moved to any other pin with the PPS input selections registers.
All pin outputs default to PORT latch data. Any pin can be selected as a digital peripherals output with the PPS output selection registers.
These peripheral functions are bidirectional. The output pin selections must be the same as the input pin selections.
These pins are configured for I²C logic levels; clock and data signals may be assigned to any of these pins. Assignments to the other pins (e.g., RA5) will operate, but logic levels will be standard TTL/ST as selected y the INLVL register.
MSSP2 is not available on PIC16(L)F18424 and PIC16(L)F18444 devices.

PIC16(L)F18424/44

Pin Allocation Tables