25.4 Register Summary
| Offset | Name | Bit Pos. | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
|---|---|---|---|---|---|---|---|---|---|---|
0x00 ... 0x6F | Reserved | |||||||||
| 0x70 | SFR_FLASH | 31:24 | ||||||||
| 23:16 | ||||||||||
| 15:8 | ||||||||||
| 7:0 | PATCH_BYPASS | |||||||||
0x74 ... 0x7F | Reserved | |||||||||
| 0x80 | SFR_OPT_LINK | 31:24 | ||||||||
| 23:16 | ||||||||||
| 15:8 | ||||||||||
| 7:0 | CLK_SELECT | |||||||||
0x84 ... 0x9F | Reserved | |||||||||
| 0xA0 | SFR_CORE_DEBUG_CFG | 31:24 | ||||||||
| 23:16 | ||||||||||
| 15:8 | ||||||||||
| 7:0 | XTRG0 | XTRG1 | SWV | |||||||
0xA4 ... 0xAF | Reserved | |||||||||
| 0xB0 | SFR_ERASE_FLASH_SRAM | 31:24 | ||||||||
| 23:16 | ||||||||||
| 15:8 | ||||||||||
| 7:0 | SRAM0 | HW_ERASE | ||||||||
| 0xB4 | SFR_PWM_DEBUG | 31:24 | ||||||||
| 23:16 | ||||||||||
| 15:8 | ||||||||||
| 7:0 | CORE1 | CORE0 | ||||||||
0xB8 ... 0xE3 | Reserved | |||||||||
| 0xE4 | SFR_WPMR | 31:24 | WPKEY[23:16] | |||||||
| 23:16 | WPKEY[15:8] | |||||||||
| 15:8 | WPKEY[7:0] | |||||||||
| 7:0 | WPEN | |||||||||
| 0xE8 | SFR_WPSR | 31:24 | ||||||||
| 23:16 | WPSRC[15:8] | |||||||||
| 15:8 | WPSRC[7:0] | |||||||||
| 7:0 | WPVS | |||||||||