45.7 Register Summary


Offset	Name	Bit Pos.	7	6	5	4	3	2	1	0
0x00	I2SMCC_CR	31:24
		23:16
		15:8
		7:0	SWRST		TXDIS	TXEN	CKDIS	CKEN	RXDIS	RXEN
0x04	I2SMCC_MRA	31:24	IWS	IMCKMODE	ISCKDIV[5:0]
		23:16	TDMFS[1:0]		IMCKDIV[5:0]
		15:8	NBCHAN[2:0]			SRCCLK	TXSAME	TXMONO	RXLOOP	RXMONO
		7:0	FORMAT[1:0]		WIRECFG[1:0]		DATALENGTH[2:0]			MODE
0x08	I2SMCC_MRB	31:24
		23:16
		15:8							DMACHUNK[1:0]
		7:0				FIFOEN				CRAMODE
0x0C	I2SMCC_SR	31:24
		23:16
		15:8
		7:0				TXEN				RXEN
0x10	I2SMCC_IERA	31:24	RXROVF3	RXLOVF3	RXROVF2	RXLOVF2	RXROVF1	RXLOVF1	RXROVF0	RXLOVF0
		23:16	RXRRDY3	RXLRDY3	RXRRDY2	RXLRDY2	RXRRDY1	RXLRDY1	RXRRDY0	RXLRDY0
		15:8	TXRUNF3	TXLUNF3	TXRUNF2	TXLUNF2	TXRUNF1	TXLUNF1	TXRUNF0	TXLUNF0
		7:0	TXRRDY3	TXLRDY3	TXRRDY2	TXLRDY2	TXRRDY1	TXLRDY1	TXRRDY0	TXLRDY0
0x14	I2SMCC_IDRA	31:24	RXROVF3	RXLOVF3	RXROVF2	RXLOVF2	RXROVF1	RXLOVF1	RXROVF0	RXLOVF0
		23:16	RXRRDY3	RXLRDY3	RXRRDY2	RXLRDY2	RXRRDY1	RXLRDY1	RXRRDY0	RXLRDY0
		15:8	TXRUNF3	TXLUNF3	TXRUNF2	TXLUNF2	TXRUNF1	TXLUNF1	TXRUNF0	TXLUNF0
		7:0	TXRRDY3	TXLRDY3	TXRRDY2	TXLRDY2	TXRRDY1	TXLRDY1	TXRRDY0	TXLRDY0
0x18	I2SMCC_IMRA	31:24	RXROVF3	RXLOVF3	RXROVF2	RXLOVF2	RXROVF1	RXLOVF1	RXROVF0	RXLOVF0
		23:16	RXRRDY3	RXLRDY3	RXRRDY2	RXLRDY2	RXRRDY1	RXLRDY1	RXRRDY0	RXLRDY0
		15:8	TXRUNF3	TXLUNF3	TXRUNF2	TXLUNF2	TXRUNF1	TXLUNF1	TXRUNF0	TXLUNF0
		7:0	TXRRDY3	TXLRDY3	TXRRDY2	TXLRDY2	TXRRDY1	TXLRDY1	TXRRDY0	TXLRDY0
0x1C	I2SMCC_ISRA	31:24	RXROVF3	RXLOVF3	RXROVF2	RXLOVF2	RXROVF1	RXLOVF1	RXROVF0	RXLOVF0
		23:16	RXRRDY3	RXLRDY3	RXRRDY2	RXLRDY2	RXRRDY1	RXLRDY1	RXRRDY0	RXLRDY0
		15:8	TXRUNF3	TXLUNF3	TXRUNF2	TXLUNF2	TXRUNF1	TXLUNF1	TXRUNF0	TXLUNF0
		7:0	TXRRDY3	TXLRDY3	TXRRDY2	TXLRDY2	TXRRDY1	TXLRDY1	TXRRDY0	TXLRDY0
0x20	I2SMCC_IERB	31:24
		23:16
		15:8			RXFFFUL	RXFFRDY			TXFFEMP	TXFFRDY
		7:0								WERR
0x24	I2SMCC_IDRB	31:24
		23:16
		15:8			RXFFFUL	RXFFRDY			TXFFEMP	TXFFRDY
		7:0								WERR
0x28	I2SMCC_IMRB	31:24
		23:16
		15:8			RXFFFUL	RXFFRDY			TXFFEMP	TXFFRDY
		7:0								WERR
0x2C	I2SMCC_ISRB	31:24
		23:16
		15:8			RXFFFUL	RXFFRDY			TXFFEMP	TXFFRDY
		7:0								WERR
0x30	I2SMCC_RHR	31:24	RHR[31:24]
		23:16	RHR[23:16]
		15:8	RHR[15:8]
		7:0	RHR[7:0]
0x34	I2SMCC_THR	31:24	THR[31:24]
		23:16	THR[23:16]
		15:8	THR[15:8]
		7:0	THR[7:0]
0x38 ... 0x3F	Reserved
0x40	I2SMCC_RHL0R	31:24	RHL[31:24]
		23:16	RHL[23:16]
		15:8	RHL[15:8]
		7:0	RHL[7:0]
0x44	I2SMCC_RHR0R	31:24	RHR[31:24]
		23:16	RHR[23:16]
		15:8	RHR[15:8]
		7:0	RHR[7:0]
0x48	I2SMCC_RHL1R	31:24	RHL[31:24]
		23:16	RHL[23:16]
		15:8	RHL[15:8]
		7:0	RHL[7:0]
0x4C	I2SMCC_RHR1R	31:24	RHR[31:24]
		23:16	RHR[23:16]
		15:8	RHR[15:8]
		7:0	RHR[7:0]
0x50	I2SMCC_RHL2R	31:24	RHL[31:24]
		23:16	RHL[23:16]
		15:8	RHL[15:8]
		7:0	RHL[7:0]
0x54	I2SMCC_RHR2R	31:24	RHR[31:24]
		23:16	RHR[23:16]
		15:8	RHR[15:8]
		7:0	RHR[7:0]
0x58	I2SMCC_RHL3R	31:24	RHL[31:24]
		23:16	RHL[23:16]
		15:8	RHL[15:8]
		7:0	RHL[7:0]
0x5C	I2SMCC_RHR3R	31:24	RHR[31:24]
		23:16	RHR[23:16]
		15:8	RHR[15:8]
		7:0	RHR[7:0]
0x60	I2SMCC_THL0R	31:24	THL[31:24]
		23:16	THL[23:16]
		15:8	THL[15:8]
		7:0	THL[7:0]
0x64	I2SMCC_THR0R	31:24	THR[31:24]
		23:16	THR[23:16]
		15:8	THR[15:8]
		7:0	THR[7:0]
0x68	I2SMCC_THL1R	31:24	THL[31:24]
		23:16	THL[23:16]
		15:8	THL[15:8]
		7:0	THL[7:0]
0x6C	I2SMCC_THR1R	31:24	THR[31:24]
		23:16	THR[23:16]
		15:8	THR[15:8]
		7:0	THR[7:0]
0x70	I2SMCC_THL2R	31:24	THL[31:24]
		23:16	THL[23:16]
		15:8	THL[15:8]
		7:0	THL[7:0]
0x74	I2SMCC_THR2R	31:24	THR[31:24]
		23:16	THR[23:16]
		15:8	THR[15:8]
		7:0	THR[7:0]
0x78	I2SMCC_THL3R	31:24	THL[31:24]
		23:16	THL[23:16]
		15:8	THL[15:8]
		7:0	THL[7:0]
0x7C	I2SMCC_THR3R	31:24	THR[31:24]
		23:16	THR[23:16]
		15:8	THR[15:8]
		7:0	THR[7:0]
0x80 ... 0xE3	Reserved
0xE4	I2SMCC_WPMR	31:24	WPKEY[23:16]
		23:16	WPKEY[15:8]
		15:8	WPKEY[7:0]
		7:0						WPCTEN	WPITEN	WPCFEN
0xE8	I2SMCC_WPSR	31:24	WPVSRC[23:16]
		23:16	WPVSRC[15:8]
		15:8	WPVSRC[7:0]
		7:0								WPVS