27.7 Register Summary
For descriptions and definitions of both Register and bitfield properties, refer to Register Properties.
| Offset | Name | Bit Pos. | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
|---|---|---|---|---|---|---|---|---|---|---|
| 0x00 | INTENCLR | 31:24 | ||||||||
| 23:16 | ||||||||||
| 15:8 | ADDVREGRDY | |||||||||
| 7:0 | BORVDDUSB | LVDRDY | LVDET | |||||||
| 0x04 | INTENSET | 31:24 | ||||||||
| 23:16 | ||||||||||
| 15:8 | ADDVREGRDY | |||||||||
| 7:0 | BORVDDUSB | LVDRDY | LVDET | |||||||
| 0x08 | INTFLAG | 31:24 | ||||||||
| 23:16 | ||||||||||
| 15:8 | ADDVREGRDY | |||||||||
| 7:0 | BORVDDUSB | LVDRDY | LVDET | |||||||
| 0x0C | STATUS | 31:24 | ||||||||
| 23:16 | ||||||||||
| 15:8 | ADDVREGRDY | |||||||||
| 7:0 | BORVDDUSB | LVDRDY | LVDET | |||||||
| 0x10 | SYNCBUSY | 31:24 | ||||||||
| 23:16 | ||||||||||
| 15:8 | ||||||||||
| 7:0 | BOR | |||||||||
| 0x14 | BOR | 31:24 | ||||||||
| 23:16 | ||||||||||
| 15:8 | BORFILT[1:0] | |||||||||
| 7:0 | DCBORPSEL[2:0] | ACTION | ||||||||
| 0x18 | LVD | 31:24 | ||||||||
| 23:16 | LEVEL[3:0] | |||||||||
| 15:8 | ||||||||||
| 7:0 | RUNSTDBY | OEVEN | DIR | ENABLE | ||||||
| 0x1C | VREGCTRL | 31:24 | AVREGSTDBY | |||||||
| 23:16 | AVREGEN | |||||||||
| 15:8 | CPEN[1:0] | |||||||||
| 7:0 | LVHIB | LVSTDBY | OFFSTDBY | |||||||
| 0x20 | VREFCTRL | 31:24 | ||||||||
| 23:16 | ||||||||||
| 15:8 | ||||||||||
| 7:0 | TSEN | LPHIB | LPSTDBY | |||||||
0x24 ... 0x27 | Reserved | |||||||||
| 0x28 | BKOUT | 31:24 | TGLOM1[1:0] | TGLOM0[1:0] | ||||||
| 23:16 | SETn | SETn | ||||||||
| 15:8 | CLRn | CLRn | ||||||||
| 7:0 | ENn | ENn | ||||||||
| 0x2C | BKIN | 31:24 | ||||||||
| 23:16 | ||||||||||
| 15:8 | ||||||||||
| 7:0 | BKIN[1:0] | |||||||||