24.3 Register Summary
| Offset | Name | Bit Pos. | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
|---|---|---|---|---|---|---|---|---|---|---|
0x00 ... 0x03 | Reserved | |||||||||
| 0x04 | SFR_CCFG_EBICSA | 31:24 | DDR_MP_EN | NFD0_ON_D16 | ||||||
| 23:16 | DQIEN_F | EBI_DRIVE | ||||||||
| 15:8 | EBI_DBPDC | EBI_DBPUC | ||||||||
| 7:0 | EBI_CS5A | EBI_CS4A | EBI_CS3A | EBI_CS1A | ||||||
0x08 ... 0x0F | Reserved | |||||||||
| 0x10 | SFR_OHCIICR | 31:24 | ||||||||
| 23:16 | UDPPUDIS | |||||||||
| 15:8 | SUSP2 | SUSP1 | SUSP0 | |||||||
| 7:0 | APPSTART | ARIE | RES2 | RES1 | RES0 | |||||
| 0x14 | SFR_OHCIISR | 31:24 | ||||||||
| 23:16 | ||||||||||
| 15:8 | ||||||||||
| 7:0 | RIS2 | RIS1 | RIS0 | |||||||
0x18 ... 0x33 | Reserved | |||||||||
| 0x34 | SFR_UTMIHSTRIM | 31:24 | ||||||||
| 23:16 | SLOPE2[2:0] | |||||||||
| 15:8 | SLOPE1[2:0] | SLOPE0[2:0] | ||||||||
| 7:0 | ||||||||||
| 0x38 | SFR_UTMIFSTRIM | 31:24 | ZP_CAL[2:0] | ZN_CAL[2:0] | ||||||
| 23:16 | ZP[2:0] | ZN[2:0] | ||||||||
| 15:8 | ||||||||||
| 7:0 | ||||||||||
| 0x3C | SFR_UTMISWAP | 31:24 | ||||||||
| 23:16 | ||||||||||
| 15:8 | ||||||||||
| 7:0 | PORT2 | PORT1 | PORT0 | |||||||
0x40 ... 0x7B | Reserved | |||||||||
| 0x7C | SFR_LS | 31:24 | ||||||||
| 23:16 | MEM_POWER_GATING_ULP1_EN | |||||||||
| 15:8 | LS9 | LS8 | ||||||||
| 7:0 | LS7 | LS6 | LS5 | LS4 | LS3 | LS2 | LS1 | LS0 | ||
0x80 ... 0xE3 | Reserved | |||||||||
| 0xE4 | SFR_WPMR | 31:24 | WPKEY[23:16] | |||||||
| 23:16 | WPKEY[15:8] | |||||||||
| 15:8 | WPKEY[7:0] | |||||||||
| 7:0 | WPEN | |||||||||