34.8 Peripheral Dependencies
| Peripheral Name | Base Address |
NVIC IRQ Index:Source |
MCLK AHB/APB Clock Enable Bus:Register:Bit |
GCLK Peripheral Channel Control Register |
PAC Peripheral Identifier PERID:Register:Bit |
DMA Trigger Index:Source |
Event System Type:Event: Register:Path | Power Domain |
|---|---|---|---|---|---|---|---|---|
| SERCOM0 | 0x44808000 |
60 : ERROR 61 : RXBRK 62 : DRE/PREC/MB 63 : TXC/AMATCH/SB 64 : RXC/DRDY 65 : RXS/SSL/TXFE 66 : CTSIC/RXFF |
APB: CLKMSK[1] MASK4 |
SLOW: PCHCTRL[20] CORE: PCHCTRL[21] |
26 STATUS0 PERID26 |
4 : RX 5 : TX |
PD_CORE_SW | |
| SERCOM1 | 0x4480A000 |
67 : ERROR 68 : RXBRK 69 : DRE/PREC/MB 70 : TXC/AMATCH/SB 71 : RXC/DRDY 72 : RXS/SSL/TXFE 73 : CTSIC/RXFF |
APB: CLKMSK[1] MASK5 |
SLOW: PCHCTRL[20] CORE: PCHCTRL[22] |
27 STATUS0 PERID27 |
6 : RX 7 : TX |
PD_CORE_SW | |
| SERCOM2 | 0x4480C000 |
74 : ERROR 75 : RXBRK 76 : DRE/PREC/MB 77 : TXC/AMATCH/SB 78 : RXC/DRDY 79 : RXS/SSL/TXFE 80 : CTSIC/RXFF |
APB: CLKMSK[1] MASK6 |
SLOW: PCHCTRL[20] CORE: PCHCTRL[23] |
28 STATUS0 PERID28 |
8 : RX 9 : TX |
PD_CORE_SW | |
| SERCOM3 | 0x4480E000 |
81 : ERROR 82 : RXBRK 83 : DRE/PREC/MB 84 : TXC/AMATCH/SB 85 : RXC/DRDY 86 : RXS/SSL/TXFE 87 : CTSIC/RXFF |
APB: CLKMSK[1] MASK7 |
SLOW: PCHCTRL[20] CORE: PCHCTRL[24] |
29 STATUS0 PERID29 |
10 : RX 11 : TX |
PD_CORE_SW | |
| SERCOM4 | 0x44820000 |
104 : ERROR 105 : RXBRK 106 : DRE/PREC/MB 107 : TXC/AMATCH/SB 108 : RXC/DRDY 109 : RXS/SSL/TXFE 110 : CTSIC/RXFF |
APB: CLKMSK[1] MASK12 | PCHCTRL[28] |
34 STATUS1 PERID2 |
24 : RX 25 : TX |
PD_CORE_SW | |
| SERCOM5 | 0x44822000 |
111 : ERROR 112 : RXBRK 113 : DRE/PREC/MB 114 : TXC/AMATCH/SB 115 : RXC/DRDY 116 : RXS/SSL/TXFE 117 : CTSIC/RXFF |
APB: CLKMSK[1] MASK13 | PCHCTRL[29] |
35 STATUS1 PERID3 |
26 : RX 27 : TX |
PD_CORE_SW |