3.2.2 PIOB Pin Description
| Pad No. | Power Rail | I/O Type | Primary | Alternate | PIO Peripheral | Reset State (Signal, Dir, PU, PD, HiZ, ST) | Note | |||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|
| Signal | Dir | Signal | Dir | Func | Signal | Dir | IO Set | |||||
| 81 | VDD_3V3 | GPIO | PB0 | I/O | – | – | C | SPI0_MOSI | I/O | 2 | PIO, I, PU, ST | Note (3) |
| D | PWMH1 | O | 1 | |||||||||
| 80 | VDD_3V3 | GPIO | PB1 | I/O | – | – | C | SPI0_SPCK | I/O | 2 | PIO, I, PU, ST | Note (3) |
| D | PWML1 | O | 1 | |||||||||
| F | CLASSD_R0 | O | 1 | |||||||||
| 79 | VDD_3V3 | GPIO | PB2 | I/O | – | – | D | PWMFI0 | I | 1 | PIO, I, PU, ST | Note (3) |
| F | CLASSD_R1 | O | 1 | |||||||||
| 78 | VDD_3V3 | GPIO | PB3 | I/O | – | – | A | URXD4 | I | 1 | PIO, I, PU, ST | Note (3) |
| C | IRQ | I | 3 | |||||||||
| D | PWMEXTRG0 | I | 1 | |||||||||
| F | CLASSD_R2 | O | 1 | |||||||||
| 77 | VDD_3V3 | GPIO | PB4 | I/O | – | – | A | UTXD4 | O | 1 | PIO, I, PU, ST | Note (3) |
| C | FIQ | I | 4 | |||||||||
| F | CLASSD_R3 | O | 1 | |||||||||
| 96 | VDD_3V3 | GPIO_QSPI | PB5 | I/O | – | – | A | TCLK2 | I | 1 | PIO, I, PU, ST | Note (2) Note (3) |
| C | PWMH2 | O | 1 | |||||||||
| D | QSPI1_SCK | O | 2 | |||||||||
| 102 | VDD_3V3 | GPIO | PB6 | I/O | – | – | A | TIOA2 | I/O | 1 | PIO, I, PU, ST | Note (2) Note (3) |
| C | PWML2 | O | 1 | |||||||||
| D | QSPI1_CS | O | 2 | |||||||||
| 98 | VDD_3V3 | GPIO_IO | PB7 | I/O | – | – | A | TIOB2 | I/O | 1 | PIO, I, PU, ST | Note (2) Note (3) |
| C | PWMH3 | O | 1 | |||||||||
| D | QSPI1_IO0 | I/O | 2 | |||||||||
| 99 | VDD_3V3 | GPIO_IO | PB8 | I/O | – | – | A | TCLK3 | I | 1 | PIO, I, PU, ST | Note (2) Note (3) |
| C | PWML3 | O | 1 | |||||||||
| D | QSPI1_IO1 | I/O | 2 | |||||||||
| 100 | VDD_3V3 | GPIO_IO | PB9 | I/O | – | – | A | TIOA3 | I/O | 1 | PIO, I, PU, ST | Note (2) Note (3) |
| C | PWMFI1 | I | 1 | |||||||||
| D | QSPI1_IO2 | I/O | 2 | |||||||||
| 97 | VDD_3V3 | GPIO_IO | PB10 | I/O | – | – | A | TIOB3 | I/O | 1 | PIO, I, PU, ST | Note (2) Note (3) |
| C | PWMEXTRG1 | I | 1 | |||||||||
| D | QSPI1_IO3 | I/O | 2 | |||||||||
| 92 | VDD_3V3 | GPIO | PB11 | I/O | – | – | C | URXD3 | I | 3 | PIO, I, PU, ST | Note (3) |
| D | PDMIC_DAT0 | I/O | 2 | |||||||||
| 91 | VDD_3V3 | GPIO | PB12 | I/O | – | – | C | UTXD3 | O | 3 | PIO, I, PU, ST | Note (3) |
| D | PDMIC_CLK0 | O | 2 | |||||||||
| 29 | VDD_3V3 | GPIO | PB26 | I/O | – | – | C | URXD0 | I | 1 | PIO, I, PU, ST | Note (3) |
| D | PDMIC_DAT0 | I/O | 1 | |||||||||
| F | ISI_D0 | I | 3 | |||||||||
| 25 | VDD_3V3 | GPIO | PB27 | I/O | – | – | C | UTXD0 | O | 1 | PIO, I, PU, ST | Note (3) |
| D | PDMIC_CLK0 | O | 1 | |||||||||
| F | ISI_D1 | I | 3 | |||||||||
| 28 | VDD_3V3 | GPIO | PB28 | I/O | – | – | C | FLEXCOM0_IO0 | I/O | 1 | PIO, I, PU, ST | Note (3) |
| D | TIOA5 | I/O | 2 | |||||||||
| F | ISI_D2 | I | 3 | |||||||||
| 27 | VDD_3V3 | GPIO | PB29 | I/O | – | – | C | FLEXCOM0_IO1 | I/O | 1 | PIO, I, PU, ST | Note (3) |
| D | TIOB5 | I/O | 2 | |||||||||
| F | ISI_D3 | I | 3 | |||||||||
| 30 | VDD_3V3 | GPIO | PB30 | I/O | – | – | C | FLEXCOM0_IO2 | I/O | 1 | PIO, I, PU, ST | Note (3) |
| D | TCLK5 | I | 2 | |||||||||
| F | ISI_D4 | I | 3 | |||||||||
| 26 | VDD_3V3 | GPIO | PB31 | I/O | – | – | C | FLEXCOM0_IO3 | O | 1 | PIO, I, PU, ST | Note (3) |
| F | ISI_D5 | I | 3 | |||||||||
Note:
- Fixed feature due to the WLSOM1 internal connection.
- Limited feature compared to SAMA5D2 due to the WLSOM1 internal use of specific functionality, for example, QSPI, GMAC.
- Limited feature compared to SAMA5D2 due to the use of a part of the functionality for other features in the WLSOM1, for example, GMAC, ISC, FLEXCOM, etc.