19.7 Register Summary
Refer to the Registers Description section for more details on register properties and access permissions.
Offset | Name | Bit Pos. | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
---|---|---|---|---|---|---|---|---|---|---|
0x00 | INTENCLR | 31:24 | ||||||||
23:16 | ||||||||||
15:8 | ||||||||||
7:0 | CLKFAIL | XOSC32KRDY | ||||||||
0x04 | INTENSET | 31:24 | ||||||||
23:16 | ||||||||||
15:8 | ||||||||||
7:0 | CLKFAIL | XOSC32KRDY | ||||||||
0x08 | INTFLAG | 31:24 | ||||||||
23:16 | ||||||||||
15:8 | ||||||||||
7:0 | CLKFAIL | XOSC32KRDY | ||||||||
0x0C | STATUS | 31:24 | ||||||||
23:16 | ||||||||||
15:8 | ||||||||||
7:0 | ULP32KSW | CLKSW | CLKFAIL | XOSC32KRDY | ||||||
0x10 | RTCCTRL | 7:0 | RTCSEL[2:0] | |||||||
0x11 ... 0x13 | Reserved | |||||||||
0x14 | XOSC32K | 15:8 | WRTLOCK | STARTUP[2:0] | ||||||
7:0 | ONDEMAND | RUNSTDBY | EN1K | EN32K | XTALEN | ENABLE | ||||
0x16 | CFDCTRL | 7:0 | CFDPRESC | SWBACK | CFDEN | |||||
0x17 | EVCTRL | 7:0 | CFDEO | |||||||
0x18 ... 0x1B | Reserved | |||||||||
0x1C | OSCULP32K | 31:24 | ||||||||
23:16 | ||||||||||
15:8 | WRTLOCK | Reserved[4:0] | ||||||||
7:0 | ULP32KSW |