17.6 Register Summary
| Offset | Name | Bit Pos. | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
|---|---|---|---|---|---|---|---|---|---|---|
| 0x00 | CTRLA | 7:0 | PRIV | ENABLE | SWRST | |||||
| 15:8 | WS | |||||||||
| 23:16 | ||||||||||
| 31:24 | ||||||||||
0x04 ... 0x07 | Reserved | |||||||||
| 0x08 | INTENCLR | 7:0 | DERREN | SERREN | ||||||
| 15:8 | ||||||||||
| 23:16 | ||||||||||
| 31:24 | ||||||||||
| 0x0C | INTENSET | 7:0 | DERREN | SERREN | ||||||
| 15:8 | ||||||||||
| 23:16 | ||||||||||
| 31:24 | ||||||||||
| 0x10 | INTSTA | 7:0 | DERR | SERR | ||||||
| 15:8 | ||||||||||
| 23:16 | ||||||||||
| 31:24 | ||||||||||
| 0x14 | FLTCTRL | 7:0 | FLTEN | |||||||
| 15:8 | FLTMD[1:0] | |||||||||
| 23:16 | ||||||||||
| 31:24 | ||||||||||
| 0x18 | FLTPTR | 7:0 | FLT1PTR[7:0] | |||||||
| 15:8 | ||||||||||
| 23:16 | FLT2PTR[7:0] | |||||||||
| 31:24 | ||||||||||
| 0x1C | FLTADR | 7:0 | FLTADR[7:0] | |||||||
| 15:8 | FLTADR[15:8] | |||||||||
| 23:16 | FLTADR[23:16] | |||||||||
| 31:24 | ||||||||||
| 0x20 | ERRCADR | 7:0 | ERCADR[7:0] | |||||||
| 15:8 | ERCADR[15:8] | |||||||||
| 23:16 | ERCADR[23:16] | |||||||||
| 31:24 | ||||||||||
| 0x24 | ERRCPAR | 7:0 | ERCPAR[7:0] | |||||||
| 15:8 | ||||||||||
| 23:16 | ||||||||||
| 31:24 | ||||||||||
| 0x28 | ERRCSYN | 7:0 | ERCSYN[7:0] | |||||||
| 15:8 | ERR2 | ERR1 | ||||||||
| 23:16 | ||||||||||
| 31:24 | ||||||||||
