16.20 Register Summary
Note: The following blocks of registers are
instanced 8 times in the user interface:
- HSMC_PMECCx[x=0..13]
- HSMCC_REMx[x=0..15]
Offset | Name | Bit Pos. | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
---|---|---|---|---|---|---|---|---|---|---|
0x00 | HSMC_CFG | 31:24 | NFCSPARESIZE[6:0] | |||||||
23:16 | DTOMUL[2:0] | DTOCYC[3:0] | ||||||||
15:8 | RBEDGE | EDGECTRL | RSPARE | WSPARE | ||||||
7:0 | PAGESIZE[2:0] | |||||||||
0x04 | HSMC_CTRL | 31:24 | ||||||||
23:16 | ||||||||||
15:8 | ||||||||||
7:0 | NFCDIS | NFCEN | ||||||||
0x08 | HSMC_SR | 31:24 | RB_EDGE0 | |||||||
23:16 | NFCASE | AWB | UNDEF | DTOE | CMDDONE | XFRDONE | ||||
15:8 | NFCSID[2:0] | NFCWR | NFCBUSY | |||||||
7:0 | RB_FALL | RB_RISE | SMCSTS | |||||||
0x0C | HSMC_IER | 31:24 | RB_EDGE0 | |||||||
23:16 | NFCASE | AWB | UNDEF | DTOE | CMDDONE | XFRDONE | ||||
15:8 | ||||||||||
7:0 | RB_FALL | RB_RISE | ||||||||
0x10 | HSMC_IDR | 31:24 | RB_EDGE0 | |||||||
23:16 | NFCASE | AWB | UNDEF | DTOE | CMDDONE | XFRDONE | ||||
15:8 | ||||||||||
7:0 | RB_FALL | RB_RISE | ||||||||
0x14 | HSMC_IMR | 31:24 | RB_EDGE0 | |||||||
23:16 | NFCASE | AWB | UNDEF | DTOE | CMDDONE | XFRDONE | ||||
15:8 | ||||||||||
7:0 | RB_FALL | RB_RISE | ||||||||
0x18 | HSMC_ADDR | 31:24 | ||||||||
23:16 | ||||||||||
15:8 | ||||||||||
7:0 | ADDR_CYCLE0[7:0] | |||||||||
0x1C | HSMC_BANK | 31:24 | ||||||||
23:16 | ||||||||||
15:8 | ||||||||||
7:0 | BANK | |||||||||
0x20 ... 0x6F | Reserved | |||||||||
0x70 | HSMC_PMECCFG | 31:24 | ||||||||
23:16 | AUTO | SPAREEN | ||||||||
15:8 | NANDWR | PAGESIZE[1:0] | ||||||||
7:0 | SECTORSZ | BCH_ERR[2:0] | ||||||||
0x74 | HSMC_PMECCSAREA | 31:24 | ||||||||
23:16 | ||||||||||
15:8 | SPARESIZE[8] | |||||||||
7:0 | SPARESIZE[7:0] | |||||||||
0x78 | HSMC_PMECCSADDR | 31:24 | ||||||||
23:16 | ||||||||||
15:8 | STARTADDR[8] | |||||||||
7:0 | STARTADDR[7:0] | |||||||||
0x7C | HSMC_PMECCEADDR | 31:24 | ||||||||
23:16 | ||||||||||
15:8 | ENDADDR[8] | |||||||||
7:0 | ENDADDR[7:0] | |||||||||
0x80 ... 0x83 | Reserved | |||||||||
0x84 | HSMC_PMECCTRL | 31:24 | ||||||||
23:16 | ||||||||||
15:8 | ||||||||||
7:0 | DISABLE | ENABLE | USER | DATA | RST | |||||
0x88 | HSMC_PMECCSR | 31:24 | ||||||||
23:16 | ||||||||||
15:8 | ||||||||||
7:0 | ENABLE | BUSY | ||||||||
0x8C | HSMC_PMECCIER | 31:24 | ||||||||
23:16 | ||||||||||
15:8 | ||||||||||
7:0 | ERRIE | |||||||||
0x90 | HSMC_PMECCIDR | 31:24 | ||||||||
23:16 | ||||||||||
15:8 | ||||||||||
7:0 | ERRID | |||||||||
0x94 | HSMC_PMECCIMR | 31:24 | ||||||||
23:16 | ||||||||||
15:8 | ||||||||||
7:0 | ERRIM | |||||||||
0x98 | HSMC_PMECCISR | 31:24 | ||||||||
23:16 | ||||||||||
15:8 | ||||||||||
7:0 | ERRIS[7:0] | |||||||||
0x9C ... 0xAF | Reserved | |||||||||
0xB0 | HSMC_PMECC0 | 31:24 | ECC[31:24] | |||||||
23:16 | ECC[23:16] | |||||||||
15:8 | ECC[15:8] | |||||||||
7:0 | ECC[7:0] | |||||||||
... | ||||||||||
0xE4 | HSMC_PMECC13 | 31:24 | ECC[31:24] | |||||||
23:16 | ECC[23:16] | |||||||||
15:8 | ECC[15:8] | |||||||||
7:0 | ECC[7:0] | |||||||||
0xE8 ... 0x02AF | Reserved | |||||||||
0x02B0 | HSMC_REM0 | 31:24 | REM2NP3[13:8] | |||||||
23:16 | REM2NP3[7:0] | |||||||||
15:8 | REM2NP1[13:8] | |||||||||
7:0 | REM2NP1[7:0] | |||||||||
... | ||||||||||
0x02EC | HSMC_REM15 | 31:24 | REM2NP3[13:8] | |||||||
23:16 | REM2NP3[7:0] | |||||||||
15:8 | REM2NP1[13:8] | |||||||||
7:0 | REM2NP1[7:0] | |||||||||
0x02F0 ... 0x04FF | Reserved | |||||||||
0x0500 | HSMC_ELCFG | 31:24 | ||||||||
23:16 | ERRNUM[4:0] | |||||||||
15:8 | ||||||||||
7:0 | SECTORSZ | |||||||||
0x0504 | HSMC_ELPRIM | 31:24 | ||||||||
23:16 | ||||||||||
15:8 | PRIMITIV[15:8] | |||||||||
7:0 | PRIMITIV[7:0] | |||||||||
0x0508 | HSMC_ELEN | 31:24 | ||||||||
23:16 | ||||||||||
15:8 | ENINIT[13:8] | |||||||||
7:0 | ENINIT[7:0] | |||||||||
0x050C | HSMC_ELDIS | 31:24 | ||||||||
23:16 | ||||||||||
15:8 | ||||||||||
7:0 | DIS | |||||||||
0x0510 | HSMC_ELSR | 31:24 | ||||||||
23:16 | ||||||||||
15:8 | ||||||||||
7:0 | BUSY | |||||||||
0x0514 | HSMC_ELIER | 31:24 | ||||||||
23:16 | ||||||||||
15:8 | ||||||||||
7:0 | DONE | |||||||||
0x0518 | HSMC_ELIDR | 31:24 | ||||||||
23:16 | ||||||||||
15:8 | ||||||||||
7:0 | DONE | |||||||||
0x051C | HSMC_ELIMR | 31:24 | ||||||||
23:16 | ||||||||||
15:8 | ||||||||||
7:0 | DONE | |||||||||
0x0520 | HSMC_ELISR | 31:24 | ||||||||
23:16 | ||||||||||
15:8 | ERR_CNT[5:0] | |||||||||
7:0 | DONE | |||||||||
0x0524 ... 0x0527 | Reserved | |||||||||
0x0528 | HSMC_SIGMA0 | 31:24 | ||||||||
23:16 | ||||||||||
15:8 | SIGMA0[13:8] | |||||||||
7:0 | SIGMA0[7:0] | |||||||||
0x052C | HSMC_SIGMA1 | 31:24 | ||||||||
23:16 | ||||||||||
15:8 | SIGMAx[13:8] | |||||||||
7:0 | SIGMAx[7:0] | |||||||||
... | ||||||||||
0x05A8 | HSMC_SIGMA32 | 31:24 | ||||||||
23:16 | ||||||||||
15:8 | SIGMAx[13:8] | |||||||||
7:0 | SIGMAx[7:0] | |||||||||
0x05AC | HSMC_ERRLOC0 | 31:24 | ||||||||
23:16 | ||||||||||
15:8 | ERRLOCN[13:8] | |||||||||
7:0 | ERRLOCN[7:0] | |||||||||
... | ||||||||||
0x0628 | HSMC_ERRLOC31 | 31:24 | ||||||||
23:16 | ||||||||||
15:8 | ERRLOCN[13:8] | |||||||||
7:0 | ERRLOCN[7:0] | |||||||||
0x062C ... 0x06FF | Reserved | |||||||||
0x0700 | HSMC_SETUP0 | 31:24 | NCS_RD_SETUP[5:0] | |||||||
23:16 | NRD_SETUP[5:0] | |||||||||
15:8 | NCS_WR_SETUP[5:0] | |||||||||
7:0 | NWE_SETUP[5:0] | |||||||||
0x0704 | HSMC_PULSE0 | 31:24 | NCS_RD_PULSE[6:0] | |||||||
23:16 | NRD_PULSE[6:0] | |||||||||
15:8 | NCS_WR_PULSE[6:0] | |||||||||
7:0 | NWE_PULSE[6:0] | |||||||||
0x0708 | HSMC_CYCLE0 | 31:24 | NRD_CYCLE[8] | |||||||
23:16 | NRD_CYCLE[7:0] | |||||||||
15:8 | NWE_CYCLE[8] | |||||||||
7:0 | NWE_CYCLE[7:0] | |||||||||
0x070C | HSMC_TIMINGS0 | 31:24 | NFSEL | TWB[3:0] | ||||||
23:16 | TRR[3:0] | |||||||||
15:8 | OCMS | TAR[3:0] | ||||||||
7:0 | TADL[3:0] | TCLR[3:0] | ||||||||
0x0710 | HSMC_MODE0 | 31:24 | PS[1:0] | |||||||
23:16 | TDF_MODE | TDF_CYCLES[3:0] | ||||||||
15:8 | DBW | BAT | ||||||||
7:0 | EXNW_MODE[1:0] | WRITE_MODE | READ_MODE | |||||||
0x0714 | HSMC_SETUP1 | 31:24 | NCS_RD_SETUP[5:0] | |||||||
23:16 | NRD_SETUP[5:0] | |||||||||
15:8 | NCS_WR_SETUP[5:0] | |||||||||
7:0 | NWE_SETUP[5:0] | |||||||||
0x0718 | HSMC_PULSE1 | 31:24 | NCS_RD_PULSE[6:0] | |||||||
23:16 | NRD_PULSE[6:0] | |||||||||
15:8 | NCS_WR_PULSE[6:0] | |||||||||
7:0 | NWE_PULSE[6:0] | |||||||||
0x071C | HSMC_CYCLE1 | 31:24 | NRD_CYCLE[8] | |||||||
23:16 | NRD_CYCLE[7:0] | |||||||||
15:8 | NWE_CYCLE[8] | |||||||||
7:0 | NWE_CYCLE[7:0] | |||||||||
0x0720 | HSMC_TIMINGS1 | 31:24 | NFSEL | TWB[3:0] | ||||||
23:16 | TRR[3:0] | |||||||||
15:8 | OCMS | TAR[3:0] | ||||||||
7:0 | TADL[3:0] | TCLR[3:0] | ||||||||
0x0724 | HSMC_MODE1 | 31:24 | PS[1:0] | |||||||
23:16 | TDF_MODE | TDF_CYCLES[3:0] | ||||||||
15:8 | DBW | BAT | ||||||||
7:0 | EXNW_MODE[1:0] | WRITE_MODE | READ_MODE | |||||||
0x0728 | HSMC_SETUP2 | 31:24 | NCS_RD_SETUP[5:0] | |||||||
23:16 | NRD_SETUP[5:0] | |||||||||
15:8 | NCS_WR_SETUP[5:0] | |||||||||
7:0 | NWE_SETUP[5:0] | |||||||||
0x072C | HSMC_PULSE2 | 31:24 | NCS_RD_PULSE[6:0] | |||||||
23:16 | NRD_PULSE[6:0] | |||||||||
15:8 | NCS_WR_PULSE[6:0] | |||||||||
7:0 | NWE_PULSE[6:0] | |||||||||
0x0730 | HSMC_CYCLE2 | 31:24 | NRD_CYCLE[8] | |||||||
23:16 | NRD_CYCLE[7:0] | |||||||||
15:8 | NWE_CYCLE[8] | |||||||||
7:0 | NWE_CYCLE[7:0] | |||||||||
0x0734 | HSMC_TIMINGS2 | 31:24 | NFSEL | TWB[3:0] | ||||||
23:16 | TRR[3:0] | |||||||||
15:8 | OCMS | TAR[3:0] | ||||||||
7:0 | TADL[3:0] | TCLR[3:0] | ||||||||
0x0738 | HSMC_MODE2 | 31:24 | PS[1:0] | |||||||
23:16 | TDF_MODE | TDF_CYCLES[3:0] | ||||||||
15:8 | DBW | BAT | ||||||||
7:0 | EXNW_MODE[1:0] | WRITE_MODE | READ_MODE | |||||||
0x073C | HSMC_SETUP3 | 31:24 | NCS_RD_SETUP[5:0] | |||||||
23:16 | NRD_SETUP[5:0] | |||||||||
15:8 | NCS_WR_SETUP[5:0] | |||||||||
7:0 | NWE_SETUP[5:0] | |||||||||
0x0740 | HSMC_PULSE3 | 31:24 | NCS_RD_PULSE[6:0] | |||||||
23:16 | NRD_PULSE[6:0] | |||||||||
15:8 | NCS_WR_PULSE[6:0] | |||||||||
7:0 | NWE_PULSE[6:0] | |||||||||
0x0744 | HSMC_CYCLE3 | 31:24 | NRD_CYCLE[8] | |||||||
23:16 | NRD_CYCLE[7:0] | |||||||||
15:8 | NWE_CYCLE[8] | |||||||||
7:0 | NWE_CYCLE[7:0] | |||||||||
0x0748 | HSMC_TIMINGS3 | 31:24 | NFSEL | TWB[3:0] | ||||||
23:16 | TRR[3:0] | |||||||||
15:8 | OCMS | TAR[3:0] | ||||||||
7:0 | TADL[3:0] | TCLR[3:0] | ||||||||
0x074C | HSMC_MODE3 | 31:24 | PS[1:0] | |||||||
23:16 | TDF_MODE | TDF_CYCLES[3:0] | ||||||||
15:8 | DBW | BAT | ||||||||
7:0 | EXNW_MODE[1:0] | WRITE_MODE | READ_MODE | |||||||
0x0750 ... 0x079F | Reserved | |||||||||
0x07A0 | HSMC_OCMS | 31:24 | ||||||||
23:16 | ||||||||||
15:8 | ||||||||||
7:0 | SRSE | SMSE | ||||||||
0x07A4 | HSMC_KEY1 | 31:24 | KEY1[31:24] | |||||||
23:16 | KEY1[23:16] | |||||||||
15:8 | KEY1[15:8] | |||||||||
7:0 | KEY1[7:0] | |||||||||
0x07A8 | HSMC_KEY2 | 31:24 | KEY2[31:24] | |||||||
23:16 | KEY2[23:16] | |||||||||
15:8 | KEY2[15:8] | |||||||||
7:0 | KEY2[7:0] | |||||||||
0x07AC | HSMC_CLKCFG | 31:24 | ||||||||
23:16 | CLKEDGE | CLKEN | ||||||||
15:8 | CLKDIV[8] | |||||||||
7:0 | CLKDIV[7:0] | |||||||||
0x07B0 ... 0x07E3 | Reserved | |||||||||
0x07E4 | HSMC_WPMR | 31:24 | WPKEY[23:16] | |||||||
23:16 | WPKEY[15:8] | |||||||||
15:8 | WPKEY[7:0] | |||||||||
7:0 | WPEN | |||||||||
0x07E8 | HSMC_WPSR | 31:24 | ||||||||
23:16 | WPVSRC[15:8] | |||||||||
15:8 | WPVSRC[7:0] | |||||||||
7:0 | WPVS |