Jump to main content
13.3 Register Summary Offset Name Bit Pos. 7 6 5 4 3 2 1 0 0x2300 DMACON 31:24 23:16 15:8 ON SIDL 7:0 PRIORITY 0x2304 DMABUF 31:24 DMABUF[31:24] 23:16 DMABUF[23:16] 15:8 DMABUF[15:8] 7:0 DMABUF[7:0] 0x2308 DMALOW 31:24 23:16 LADDR[23:16] 15:8 LADDR[15:8] 7:0 LADDR[7:0] 0x230C DMAHIGH 31:24 23:16 HADDR[23:16] 15:8 HADDR[15:8] 7:0 HADDR[7:0] 0x2310 DMA0CH 31:24 PPEN PCHEN RELOADC RELOADD RELOADS 23:16 RETEN 15:8 SAMODE[1:0] DAMODE[1:0] TRMODE[1:0] FLWCON[1:0] 7:0 SIZE[1:0] CHREQ DONEEN MATCHEN HALFEN CHEN 0x2314 DMA0SEL 31:24 23:16 15:8 7:0 CHSEL[7:0] 0x2318 DMA0STAT 31:24 23:16 15:8 BWERR BRERR 7:0 ADRERR[1:0] DONE HALF OVERRUN MATCH DBUFWF 0x231C DMA0SRC 31:24 23:16 SADDR[23:16] 15:8 SADDR[15:8] 7:0 SADDR[7:0] 0x2320 DMA0DST 31:24 23:16 DADDR[23:16] 15:8 DADDR[15:8] 7:0 DADDR[7:0] 0x2324 DMA0CNT 31:24 CNT[31:24] 23:16 CNT[23:16] 15:8 CNT[15:8] 7:0 CNT[7:0] 0x2328 DMA0CLR 31:24 CLR[31:24] 23:16 CLR[23:16] 15:8 CLR[15:8] 7:0 CLR[7:0] 0x232C DMA0SET 31:24 SET[31:24] 23:16 SET[23:16] 15:8 SET[15:8] 7:0 SET[7:0] 0x2330 DMA0INV 31:24 INV[31:24] 23:16 INV[23:16] 15:8 INV[15:8] 7:0 INV[7:0] 0x2334 DMA0MSK 31:24 MSK[31:24] 23:16 MSK[23:16] 15:8 MSK[15:8] 7:0 MSK[7:0] 0x2338 DMA0PAT 31:24 PAT[31:24] 23:16 PAT[23:16] 15:8 PAT[15:8] 7:0 PAT[7:0] 0x233C DMA1CH 31:24 PPEN PCHEN RELOADC RELOADD RELOADS 23:16 RETEN 15:8 SAMODE[1:0] DAMODE[1:0] TRMODE[1:0] FLWCON[1:0] 7:0 SIZE[1:0] CHREQ DONEEN MATCHEN HALFEN CHEN 0x2340 DMA1SEL 31:24 23:16 15:8 7:0 CHSEL[7:0] 0x2344 DMA1STAT 31:24 23:16 15:8 BWERR BRERR 7:0 ADRERR[1:0] DONE HALF OVERRUN MATCH DBUFWF 0x2348 DMA1SRC 31:24 23:16 SADDR[23:16] 15:8 SADDR[15:8] 7:0 SADDR[7:0] 0x234C DMA1DST 31:24 23:16 DADDR[23:16] 15:8 DADDR[15:8] 7:0 DADDR[7:0] 0x2350 DMA1CNT 31:24 CNT[31:24] 23:16 CNT[23:16] 15:8 CNT[15:8] 7:0 CNT[7:0] 0x2354 DMA1CLR 31:24 CLR[31:24] 23:16 CLR[23:16] 15:8 CLR[15:8] 7:0 CLR[7:0] 0x2358 DMA1SET 31:24 SET[31:24] 23:16 SET[23:16] 15:8 SET[15:8] 7:0 SET[7:0] 0x235C DMA1INV 31:24 INV[31:24] 23:16 INV[23:16] 15:8 INV[15:8] 7:0 INV[7:0] 0x2360 DMA1MSK 31:24 MSK[31:24] 23:16 MSK[23:16] 15:8 MSK[15:8] 7:0 MSK[7:0] 0x2364 DMA1PAT 31:24 PAT[31:24] 23:16 PAT[23:16] 15:8 PAT[15:8] 7:0 PAT[7:0] 0x2368 DMA2CH 31:24 PPEN PCHEN RELOADC RELOADD RELOADS 23:16 RETEN 15:8 SAMODE[1:0] DAMODE[1:0] TRMODE[1:0] FLWCON[1:0] 7:0 SIZE[1:0] CHREQ DONEEN MATCHEN HALFEN CHEN 0x236C DMA2SEL 31:24 23:16 15:8 7:0 CHSEL[7:0] 0x2370 DMA2STAT 31:24 23:16 15:8 BWERR BRERR 7:0 ADRERR[1:0] DONE HALF OVERRUN MATCH DBUFWF 0x2374 DMA2SRC 31:24 23:16 SADDR[23:16] 15:8 SADDR[15:8] 7:0 SADDR[7:0] 0x2378 DMA2DST 31:24 23:16 DADDR[23:16] 15:8 DADDR[15:8] 7:0 DADDR[7:0] 0x237C DMA2CNT 31:24 CNT[31:24] 23:16 CNT[23:16] 15:8 CNT[15:8] 7:0 CNT[7:0] 0x2380 DMA2CLR 31:24 CLR[31:24] 23:16 CLR[23:16] 15:8 CLR[15:8] 7:0 CLR[7:0] 0x2384 DMA2SET 31:24 SET[31:24] 23:16 SET[23:16] 15:8 SET[15:8] 7:0 SET[7:0] 0x2388 DMA2INV 31:24 INV[31:24] 23:16 INV[23:16] 15:8 INV[15:8] 7:0 INV[7:0] 0x238C DMA2MSK 31:24 MSK[31:24] 23:16 MSK[23:16] 15:8 MSK[15:8] 7:0 MSK[7:0] 0x2390 DMA2PAT 31:24 PAT[31:24] 23:16 PAT[23:16] 15:8 PAT[15:8] 7:0 PAT[7:0] 0x2394 DMA3CH 31:24 PPEN PCHEN RELOADC RELOADD RELOADS 23:16 RETEN 15:8 SAMODE[1:0] DAMODE[1:0] TRMODE[1:0] FLWCON[1:0] 7:0 SIZE[1:0] CHREQ DONEEN MATCHEN HALFEN CHEN 0x2398 DMA3SEL 31:24 23:16 15:8 7:0 CHSEL[7:0] 0x239C DMA3STAT 31:24 23:16 15:8 BWERR BRERR 7:0 ADRERR[1:0] DONE HALF OVERRUN MATCH DBUFWF 0x23A0 DMA3SRC 31:24 23:16 SADDR[23:16] 15:8 SADDR[15:8] 7:0 SADDR[7:0] 0x23A4 DMA3DST 31:24 23:16 DADDR[23:16] 15:8 DADDR[15:8] 7:0 DADDR[7:0] 0x23A8 DMA3CNT 31:24 CNT[31:24] 23:16 CNT[23:16] 15:8 CNT[15:8] 7:0 CNT[7:0] 0x23AC DMA3CLR 31:24 CLR[31:24] 23:16 CLR[23:16] 15:8 CLR[15:8] 7:0 CLR[7:0] 0x23B0 DMA3SET 31:24 SET[31:24] 23:16 SET[23:16] 15:8 SET[15:8] 7:0 SET[7:0] 0x23B4 DMA3INV 31:24 INV[31:24] 23:16 INV[23:16] 15:8 INV[15:8] 7:0 INV[7:0] 0x23B8 DMA3MSK 31:24 MSK[31:24] 23:16 MSK[23:16] 15:8 MSK[15:8] 7:0 MSK[7:0] 0x23BC DMA3PAT 31:24 PAT[31:24] 23:16 PAT[23:16] 15:8 PAT[15:8] 7:0 PAT[7:0] 0x23C0 DMA4CH 31:24 PPEN PCHEN RELOADC RELOADD RELOADS 23:16 RETEN 15:8 SAMODE[1:0] DAMODE[1:0] TRMODE[1:0] FLWCON[1:0] 7:0 SIZE[1:0] CHREQ DONEEN MATCHEN HALFEN CHEN 0x23C4 DMA4SEL 31:24 23:16 15:8 7:0 CHSEL[7:0] 0x23C8 DMA4STAT 31:24 23:16 15:8 BWERR BRERR 7:0 ADRERR[1:0] DONE HALF OVERRUN MATCH DBUFWF 0x23CC DMA4SRC 31:24 23:16 SADDR[23:16] 15:8 SADDR[15:8] 7:0 SADDR[7:0] 0x23D0 DMA4DST 31:24 23:16 DADDR[23:16] 15:8 DADDR[15:8] 7:0 DADDR[7:0] 0x23D4 DMA4CNT 31:24 CNT[31:24] 23:16 CNT[23:16] 15:8 CNT[15:8] 7:0 CNT[7:0] 0x23D8 DMA4CLR 31:24 CLR[31:24] 23:16 CLR[23:16] 15:8 CLR[15:8] 7:0 CLR[7:0] 0x23DC DMA4SET 31:24 SET[31:24] 23:16 SET[23:16] 15:8 SET[15:8] 7:0 SET[7:0] 0x23E0 DMA4INV 31:24 INV[31:24] 23:16 INV[23:16] 15:8 INV[15:8] 7:0 INV[7:0] 0x23E4 DMA4MSK 31:24 MSK[31:24] 23:16 MSK[23:16] 15:8 MSK[15:8] 7:0 MSK[7:0] 0x23E8 DMA4PAT 31:24 PAT[31:24] 23:16 PAT[23:16] 15:8 PAT[15:8] 7:0 PAT[7:0] 0x23EC DMA5CH 31:24 PPEN PCHEN RELOADC RELOADD RELOADS 23:16 RETEN 15:8 SAMODE[1:0] DAMODE[1:0] TRMODE[1:0] FLWCON[1:0] 7:0 SIZE[1:0] CHREQ DONEEN MATCHEN HALFEN CHEN 0x23F0 DMA5SEL 31:24 23:16 15:8 7:0 CHSEL[7:0] 0x23F4 DMA5STAT 31:24 23:16 15:8 BWERR BRERR 7:0 ADRERR[1:0] DONE HALF OVERRUN MATCH DBUFWF 0x23F8 DMA5SRC 31:24 23:16 SADDR[23:16] 15:8 SADDR[15:8] 7:0 SADDR[7:0] 0x23FC DMA5DST 31:24 23:16 DADDR[23:16] 15:8 DADDR[15:8] 7:0 DADDR[7:0] 0x2400 DMA5CNT 31:24 CNT[31:24] 23:16 CNT[23:16] 15:8 CNT[15:8] 7:0 CNT[7:0] 0x2404 DMA5CLR 31:24 CLR[31:24] 23:16 CLR[23:16] 15:8 CLR[15:8] 7:0 CLR[7:0] 0x2408 DMA5SET 31:24 SET[31:24] 23:16 SET[23:16] 15:8 SET[15:8] 7:0 SET[7:0] 0x240C DMA5INV 31:24 INV[31:24] 23:16 INV[23:16] 15:8 INV[15:8] 7:0 INV[7:0] 0x2410 DMA5MSK 31:24 MSK[31:24] 23:16 MSK[23:16] 15:8 MSK[15:8] 7:0 MSK[7:0] 0x2414 DMA5PAT 31:24 PAT[31:24] 23:16 PAT[23:16] 15:8 PAT[15:8] 7:0 PAT[7:0]
The online versions of the documents are provided as a courtesy. Verify all content and data in the device’s PDF documentation found on the device product page.
