4.13.4 Register Summary
| Offset | Name | Bit Pos. | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
|---|---|---|---|---|---|---|---|---|---|---|
| 0x00 | SFR_OHCIICR | 31:24 | ||||||||
| 23:16 | UDPPUDIS | |||||||||
| 15:8 | SUSPEND2 | SUSPEND1 | SUSPEND0 | |||||||
| 7:0 | RES2 | RES1 | RES0 | APPSTART | ARIE | |||||
| 0x04 | SFR_OHCIISR | 31:24 | ||||||||
| 23:16 | ||||||||||
| 15:8 | ||||||||||
| 7:0 | RIS2 | RIS1 | RIS0 | |||||||
0x08 ... 0xE3 | Reserved | |||||||||
| 0xE4 | SFR_WPMR | 31:24 | WPKEY[23:16] | |||||||
| 23:16 | WPKEY[15:8] | |||||||||
| 15:8 | WPKEY[7:0] | |||||||||
| 7:0 | WPEN | |||||||||
| 0xE8 | SFR_WPSR | 31:24 | ||||||||
| 23:16 | WPSRC[15:8] | |||||||||
| 15:8 | WPSRC[7:0] | |||||||||
| 7:0 | WPVS | |||||||||
0xEC ... 0x200B | Reserved | |||||||||
| 0x200C | SFR_DEBUG | 31:24 | ||||||||
| 23:16 | ||||||||||
| 15:8 | ||||||||||
| 7:0 | PROT | |||||||||
0x2010 ... 0x202B | Reserved | |||||||||
| 0x202C | SFR_MSK_ERR_DBG_MODE | 31:24 | ||||||||
| 23:16 | ||||||||||
| 15:8 | ||||||||||
| 7:0 | DIS_DECERR | |||||||||
| 0x2030 | SFR_CAN_SRAM_SEL | 31:24 | ||||||||
| 23:16 | ||||||||||
| 15:8 | ||||||||||
| 7:0 | UPPER_CAN4 | UPPER_CAN3 | UPPER_CAN2 | UPPER_CAN1 | UPPER_CAN0 | |||||
0x2034 ... 0x203B | Reserved | |||||||||
| 0x203C | SFR_NIC_CG_CFG | 31:24 | ||||||||
| 23:16 | NIC1_MCK3_ENABLE | |||||||||
| 15:8 | NIC0_GPV_ENABLE | |||||||||
| 7:0 | NIC0_MCK5_ENABLE | NIC0_MCK1_ENABLE | NIC0_MCK9_ENABLE | NIC0_MCK8_ENABLE | NIC0_MCK7_ENABLE | NIC0_MCK6_ENABLE | NIC0_MCK0_ENABLE | NIC0_MCK4_ENABLE | ||
0x2040 ... 0x204B | Reserved | |||||||||
| 0x204C | SFR_UTMISWAP | 31:24 | ||||||||
| 23:16 | ||||||||||
| 15:8 | ||||||||||
| 7:0 | PORT2 | PORT1 | PORT0 | |||||||
0x2050 ... 0x2057 | Reserved | |||||||||
| 0x2058 | SFR_CLEAR_ONLY_SD_CFG | 31:24 | ||||||||
| 23:16 | I3CC | DSI | ||||||||
| 15:8 | EHCI | UDPHSB | UDPHSA | SDMMC2 | SDMMC1 | SDMMC0 | LCDC | GMAC1 | ||
| 7:0 | GMAC0 | GPU2DC | UDDRC | ASRC | NFC | |||||
| 0x205C | SFR_DISABLE_SD_CFG | 31:24 | ||||||||
| 23:16 | I3CC | DSI | ||||||||
| 15:8 | EHCI | UDPHSB | UDPHSA | SDMMC2 | SDMMC1 | SDMMC0 | LCDC | GMAC1 | ||
| 7:0 | GMAC0 | GPU2DC | UDDRC | ASRC | NFC | |||||
| 0x2060 | SFR_MEMPOWER | 31:24 | ||||||||
| 23:16 | ||||||||||
| 15:8 | ||||||||||
| 7:0 | DEEPSLEEP | POWG_DIS | ||||||||
0x2064 ... 0x21FF | Reserved | |||||||||
| 0x2200 | SFR_PUFCTL | 31:24 | ||||||||
| 23:16 | ||||||||||
| 15:8 | PHG | PLG | ||||||||
| 7:0 | ALWAYSONE | PUFLTM | PUFDIS | PUFRST | PONOFFLZ | PONOFFHZ | PONOFFM | |||
0x2204 ... 0x2207 | Reserved | |||||||||
| 0x2208 | SFR_PUFDIS | 31:24 | ||||||||
| 23:16 | ||||||||||
| 15:8 | RESEED | LAB_TEST_MODE | TEST_MEMORY | RECONSTRUCT | WRAP_GENERATED_RANDOM | |||||
| 7:0 | WRAP | UNWRAP | TEST_PUF | STOP | START | GET_KEY | GENERATE_RANDOM | ENROLL | ||
| 0x220C | SFR_PUFRUCR0 | 31:24 | RESTRICT_USER_CONTEXT[31:24] | |||||||
| 23:16 | RESTRICT_USER_CONTEXT[23:16] | |||||||||
| 15:8 | RESTRICT_USER_CONTEXT[15:8] | |||||||||
| 7:0 | RESTRICT_USER_CONTEXT[7:0] | |||||||||
| 0x2210 | SFR_PUFRUCR1 | 31:24 | RESTRICT_USER_CONTEXT[31:24] | |||||||
| 23:16 | RESTRICT_USER_CONTEXT[23:16] | |||||||||
| 15:8 | RESTRICT_USER_CONTEXT[15:8] | |||||||||
| 7:0 | RESTRICT_USER_CONTEXT[7:0] | |||||||||
| 0x2214 | SFR_PUFWORUCR0 | 31:24 | RESTRICT_USER_CONTEXT_WO[31:24] | |||||||
| 23:16 | RESTRICT_USER_CONTEXT_WO[23:16] | |||||||||
| 15:8 | RESTRICT_USER_CONTEXT_WO[15:8] | |||||||||
| 7:0 | RESTRICT_USER_CONTEXT_WO[7:0] | |||||||||
| 0x2218 | SFR_PUFWORUCR1 | 31:24 | RESTRICT_USER_CONTEXT_WO[31:24] | |||||||
| 23:16 | RESTRICT_USER_CONTEXT_WO[23:16] | |||||||||
| 15:8 | RESTRICT_USER_CONTEXT_WO[15:8] | |||||||||
| 7:0 | RESTRICT_USER_CONTEXT_WO[7:0] | |||||||||
0x221C ... 0x224F | Reserved | |||||||||
| 0x2250 | SFR_TSU_CFG | 31:24 | ||||||||
| 23:16 | ||||||||||
| 15:8 | WIDTH_1[7:0] | |||||||||
| 7:0 | WIDTH_0[7:0] | |||||||||
