3.5 CPU Control/Status Registers
| Offset | Name | Bit Pos. | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
|---|---|---|---|---|---|---|---|---|---|---|
| 0x00 | WREG0 | 15:8 | WREG0[15:8] | |||||||
| 7:0 | WREG0[7:0] | |||||||||
| 0x02 | WREG1 | 15:8 | WREG1[15:8] | |||||||
| 7:0 | WREG1[7:0] | |||||||||
| 0x04 | WREG2 | 15:8 | WREG2[15:8] | |||||||
| 7:0 | WREG2[7:0] | |||||||||
| 0x06 | WREG3 | 15:8 | WREG3[15:8] | |||||||
| 7:0 | WREG3[7:0] | |||||||||
| 0x08 | WREG4 | 15:8 | WREG4[15:8] | |||||||
| 7:0 | WREG4[7:0] | |||||||||
| 0x0A | WREG5 | 15:8 | WREG5[15:8] | |||||||
| 7:0 | WREG5[7:0] | |||||||||
| 0x0C | WREG6 | 15:8 | WREG6[15:8] | |||||||
| 7:0 | WREG6[7:0] | |||||||||
| 0x0E | WREG7 | 15:8 | WREG7[15:8] | |||||||
| 7:0 | WREG7[7:0] | |||||||||
| 0x10 | WREG8 | 15:8 | WREG8[15:8] | |||||||
| 7:0 | WREG8[7:0] | |||||||||
| 0x12 | WREG9 | 15:8 | WREG9[15:8] | |||||||
| 7:0 | WREG9[7:0] | |||||||||
| 0x14 | WREG10 | 15:8 | WREG10[15:8] | |||||||
| 7:0 | WREG10[7:0] | |||||||||
| 0x16 | WREG11 | 15:8 | WREG11[15:8] | |||||||
| 7:0 | WREG11[7:0] | |||||||||
| 0x18 | WREG12 | 15:8 | WREG12[15:8] | |||||||
| 7:0 | WREG12[7:0] | |||||||||
| 0x1A | WREG13 | 15:8 | WREG13[15:8] | |||||||
| 7:0 | WREG13[7:0] | |||||||||
| 0x1C | WREG14 | 15:8 | WREG14[15:8] | |||||||
| 7:0 | WREG14[7:0] | |||||||||
| 0x1E | WREG15 | 15:8 | WREG15[15:8] | |||||||
| 7:0 | WREG15[7:0] | |||||||||
| 0x20 | SPLIM | 15:8 | SPLIM[15:8] | |||||||
| 7:0 | SPLIM[7:0] | |||||||||
| 0x22 | ACCAL | 15:8 | ACCAL[15:8] | |||||||
| 7:0 | ACCAL[7:0] | |||||||||
| 0x24 | ACCAH | 15:8 | ACCAH[15:8] | |||||||
| 7:0 | ACCAH[7:0] | |||||||||
| 0x26 | ACCAU | 15:8 | ACCA39[7:0] | |||||||
| 7:0 | ACCAU[7:0] | |||||||||
| 0x28 | ACCBL | 15:8 | ACCBL[15:8] | |||||||
| 7:0 | ACCBL[7:0] | |||||||||
| 0x2A | ACCBH | 15:8 | ACCBH[15:8] | |||||||
| 7:0 | ACCBH[7:0] | |||||||||
| 0x2C | ACCBU | 15:8 | ACCB39[7:0] | |||||||
| 7:0 | ACCBU[7:0] | |||||||||
| 0x2E | PCL | 15:8 | PCL[15:8] | |||||||
| 7:0 | PCL[7:0] | |||||||||
| 0x30 | PCH | 15:8 | ||||||||
| 7:0 | PCH[7:0] | |||||||||
| 0x32 | DSRPAG | 15:8 | DSRPAG[9:8] | |||||||
| 7:0 | DSRPAG[7:0] | |||||||||
| 0x33 | DSWPAG | 15:8 | DSWPAG[8] | |||||||
| 7:0 | DSWPAG[7:0] | |||||||||
0x35 | Reserved | |||||||||
| 0x36 | RCOUNT | 15:8 | RCOUNT[15:8] | |||||||
| 7:0 | RCOUNT[7:0] | |||||||||
| 0x38 | DCOUNT | 15:8 | DCOUNT[15:8] | |||||||
| 7:0 | DCOUNT[7:0] | |||||||||
| 0x3A | DOSTARTL | 15:8 | DOSTARTL[15:8] | |||||||
| 7:0 | DOSTARTL[7:0] | |||||||||
| 0x3C | DOSTARTH | 15:8 | ||||||||
| 7:0 | DOSTARTH[6:0] | |||||||||
| 0x3E | DOENDL | 15:8 | DOENDL[15:8] | |||||||
| 7:0 | DOENDL[7:0] | |||||||||
| 0x40 | DOENDH | 15:8 | ||||||||
| 7:0 | DOENDH[6:0] | |||||||||
| 0x42 | SR | 15:8 | OA | OB | SA | SB | OAB | SAB | DA | DC |
| 7:0 | IPL[2:0] | RA | N | OV | Z | C | ||||
| 0x44 | CORCON | 15:8 | VAR | US[1:0] | EDT | DL[2:0] | ||||
| 7:0 | SATA | SATB | SATDW | ACCSAT | IPL3 | SFA | RND | IF | ||
| 0x46 | MODCON | 15:8 | XMODEN | YMODEN | BWM[3:0] | |||||
| 7:0 | YWM[3:0] | XWM[3:0] | ||||||||
| 0x48 | XMODSRT | 15:8 | XS[15:8] | |||||||
| 7:0 | XS[7:0] | |||||||||
| 0x4A | XMODEND | 15:8 | XE[15:8] | |||||||
| 7:0 | XE[7:0] | |||||||||
| 0x4C | YMODSRT | 15:8 | YS[15:8] | |||||||
| 7:0 | YS[7:0] | |||||||||
| 0x4E | YMODEND | 15:8 | YE[15:8] | |||||||
| 7:0 | YE[7:0] | |||||||||
| 0x50 | XBREV | 15:8 | BREN | XB[14:8] | ||||||
| 7:0 | XB[7:0] | |||||||||
| 0x52 | DISICNT | 15:8 | DISICNT[13:8] | |||||||
| 7:0 | DISICNT[7:0] | |||||||||
| 0x54 | TBLPAG | 15:8 | ||||||||
| 7:0 | TBLPAG[7:0] | |||||||||
| 0x56 | YPAG | 15:8 | ||||||||
| 7:0 | YPAG[7:0] | |||||||||
| 0x58 | MSTRPR | 15:8 | ||||||||
| 7:0 | DMAPR | CANPR | CAN2PR | NVMPR | ||||||
| 0x5A | CTXTSTAT | 15:8 | CCTXI[2:0] | |||||||
| 7:0 | MCTXI[2:0] | |||||||||
