14.7 Register Summary
Offset | Name | Bit Pos. | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
---|---|---|---|---|---|---|---|---|---|---|
0x00 | Reserved | |||||||||
0x01 | TRX_STATUS | 7:0 | CCA_DONE | CCA_STATUS | TRX_STATUS[4:0] | |||||
0x02 | TRX_STATE | 7:0 | TRAC_STATUS[2:0] | TRX_CMD[4:0] | ||||||
0x03 | TRX_CTRL_0 | 7:0 | PAD_IO[1:0] | PAD_IO_CLKM[1:0] | CLKM_SHA_SEL | CLKM_CTRL[1:0] | ||||
0x04 | TRX_CTRL_1 | 7:0 | PA_EXT_EN | IRQ_2_EXT_EN | TX_AUTO_CRC_ON | RX_BL_CTRL | SPI_CMD_MODE[1:0] | IRQ_MASK_MODE | IRQ_POLARITY | |
0x05 | PHY_TX_PWR | 7:0 | PA_BOOST | GC_PA[1:0] | TX_PWR[4:0] | |||||
0x06 | PHY_RSSI | 7:0 | RX_CRC_VALID | RND_VALUE[1:0] | RSSI[4:0] | |||||
0x07 | PHY_ED_LEVEL | 7:0 | ED_LEVEL[7:0] | |||||||
0x08 | PHY_CC_CCA | 7:0 | CCA_REQUEST | CCA_MODE[1:0] | CHANNEL[4:0] | |||||
0x09 | CCA_THRES | 7:0 | CCA_CS_THRES[3:0] | |||||||
0x0A | RX_CTRL | 7:0 | JCM_EN | |||||||
0x0B | SFD_VALUE | 7:0 | SFD_VALUE[7:0] | |||||||
0x0C | TRX_CTRL_2 | 7:0 | RX_SAFE_MODE | TRX_OFF_AVDD_EN | OQPSK_SCRAM_EN | ALT_SPECTRUM | BPSK_OQPSK | SUB_MODE | OQPSK_DATA_RATE[1:0] | |
0x0D | ANT_DIV | 7:0 | ANT_SEL | ANT_DIV_EN | ANT_EXT_SW_EN | ANT_CTRL[1:0] | ||||
0x0E | IRQ_MASK | 7:0 | IRQ_MASK[7:0] | |||||||
0x0F | IRQ_STATUS | 7:0 | IRQ_7_BAT_ LOW | IRQ_6_TRX_ UR | IRQ_5_AMI | IRQ_4_ CCA_ED_ DONE | IRQ_3_TRX_ END | IRQ_2_RX_ START | IRQ_1_PLL_ UNLOCK | IRQ_0_PLL_ LOCK |
0x10 | VREG_CTRL | 7:0 | AVREG_EXT | AVDD_OK | DVREG_EXT | DVDD_OK | ||||
0x11 | BATMON | 7:0 | PLL_LOCK_CP | BATMON_OK | BATMON_HR | BATMON_VTH[3:0] | ||||
0x12 | XOSC_CTRL | 7:0 | XTAL_MODE[3:0] | XTAL_TRIM[3:0] | ||||||
0x13 | CC_CTRL_0 | 7:0 | CC_NUMBER[7:0] | |||||||
0x14 | CC_CTRL_1 | 7:0 | CC_BAND[2:0] | |||||||
0x15 | RX_SYN | 7:0 | RX_PDT_DIS | RX_OVERRIDE[2:0] | RX_PDT_LEVEL[3:0] | |||||
0x16 | RF_CTRL_0 | 7:0 | PA_LT[1:0] | GC_TX_OFFS[1:0] | ||||||
0x17 | XAH_CTRL_1 | 7:0 | CSMA_LBT_MODE | AACK_FLTR_RES_FT | AACK_UPLD_RES_FT | AACK_ACK_TIME | AACK_PROM_MODE | |||
0x18 | FTN_CTRL | 7:0 | FTN_START | |||||||
0x19 | Reserved | |||||||||
0x1A | PLL_CF | 7:0 | PLL_CF_START | |||||||
0x1B | PLL_DCU | 7:0 | PLL_DCU_START | |||||||
0x1C | PART_NUM | 7:0 | PART_NUM[7:0] | |||||||
0x1D | VERSION_NUM | 7:0 | VERSION_NUM[7:0] | |||||||
0x1E | MAN_ID_0 | 7:0 | MAN_ID_0[7:0] | |||||||
0x1F | MAN_ID_1 | 7:0 | MAN_ID_1[7:0] | |||||||
0x20 | SHORT_ADDR_0 | 7:0 | SHORT_ADDR_0[7:0] | |||||||
0x21 | SHORT_ADDR_1 | 7:0 | SHORT_ADDR_1[15:8] | |||||||
0x22 | PAN_ID_0 | 7:0 | PAN_ID_0[7:0] | |||||||
0x23 | PAN_ID_1 | 7:0 | PAN_ID_1[7:0] | |||||||
0x24 | IEEE_ADDR_0 | 7:0 | IEEE_ADDR[7:0] | |||||||
0x25 | IEEE_ADDR_1 | 7:0 | IEEE_ADDR[7:0] | |||||||
0x26 | IEEE_ADDR_2 | 7:0 | IEEE_ADDR[7:0] | |||||||
0x27 | IEEE_ADDR_3 | 7:0 | IEEE_ADDR[7:0] | |||||||
0x28 | IEEE_ADDR_4 | 7:0 | IEEE_ADDR[7:0] | |||||||
0x29 | IEEE_ADDR_5 | 7:0 | IEEE_ADDR[7:0] | |||||||
0x2A | IEEE_ADDR_6 | 7:0 | IEEE_ADDR[7:0] | |||||||
0x2B | IEEE_ADDR_7 | 7:0 | IEEE_ADDR[7:0] | |||||||
0x2C | XAH_CTRL_0 | 7:0 | MAX_FRAME_RETRIES[3:0] | MAX_CSMA_RETRIES[2:0] | SLOTTED_OPERATION | |||||
0x2D | CSMA_SEED_0 | 7:0 | CSMA_SEED_0[7:0] | |||||||
0x2E | CSMA_SEED_1 | 7:0 | AACK_FVN_MODE[1:0] | AACK_SET_PD | AACK_DIS_ACK | AACK_I_AM_COORD | CSMA_SEED_1[2:0] | |||
0x2F | CSMA_BE | 7:0 | MAX_BE[3:0] | MIN_BE[3:0] |