11.3 Register Summary
Note: SFR bit availability is defined in Table 11-1 through Table 11-4 for each device variant and port, respectively.
| Offset | Name | Bit Pos. | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
|---|---|---|---|---|---|---|---|---|---|---|
| 0x0200 | PORTA | 31:24 | ||||||||
| 23:16 | ||||||||||
| 15:8 | PORTA[15:8] | |||||||||
| 7:0 | PORTA[7:0] | |||||||||
| 0x0204 | LATA | 31:24 | ||||||||
| 23:16 | ||||||||||
| 15:8 | LATA[15:8] | |||||||||
| 7:0 | LATA[7:0] | |||||||||
| 0x0208 | TRISA | 31:24 | ||||||||
| 23:16 | ||||||||||
| 15:8 | TRISA[15:8] | |||||||||
| 7:0 | TRISA[7:0] | |||||||||
| 0x020C | CNSTATA | 31:24 | ||||||||
| 23:16 | ||||||||||
| 15:8 | CNSTATA[15:8] | |||||||||
| 7:0 | CNSTATA[7:0] | |||||||||
| 0x0210 | CNFA | 31:24 | ||||||||
| 23:16 | ||||||||||
| 15:8 | CNFA[15:8] | |||||||||
| 7:0 | CNFA[7:0] | |||||||||
| 0x0214 | PORTB | 31:24 | ||||||||
| 23:16 | ||||||||||
| 15:8 | PORTB[15:8] | |||||||||
| 7:0 | PORTB[7:0] | |||||||||
| 0x0218 | LATB | 31:24 | ||||||||
| 23:16 | ||||||||||
| 15:8 | LATB[15:8] | |||||||||
| 7:0 | LATB[7:0] | |||||||||
| 0x021C | TRISB | 31:24 | ||||||||
| 23:16 | ||||||||||
| 15:8 | TRISB[15:8] | |||||||||
| 7:0 | TRISB[7:0] | |||||||||
| 0x0220 | CNSTATB | 31:24 | ||||||||
| 23:16 | ||||||||||
| 15:8 | CNSTATB[15:8] | |||||||||
| 7:0 | CNSTATB[7:0] | |||||||||
| 0x0224 | CNFB | 31:24 | ||||||||
| 23:16 | ||||||||||
| 15:8 | CNFB[15:8] | |||||||||
| 7:0 | CNFB[7:0] | |||||||||
| 0x0228 | PORTC | 31:24 | ||||||||
| 23:16 | ||||||||||
| 15:8 | PORTC[15:8] | |||||||||
| 7:0 | PORTC[7:0] | |||||||||
| 0x022C | LATC | 31:24 | ||||||||
| 23:16 | ||||||||||
| 15:8 | LATC[15:8] | |||||||||
| 7:0 | LATC[7:0] | |||||||||
| 0x0230 | TRISC | 31:24 | ||||||||
| 23:16 | ||||||||||
| 15:8 | TRISC[15:8] | |||||||||
| 7:0 | TRISC[7:0] | |||||||||
| 0x0234 | CNSTATC | 31:24 | ||||||||
| 23:16 | ||||||||||
| 15:8 | CNSTATC[15:8] | |||||||||
| 7:0 | CNSTATC[7:0] | |||||||||
| 0x0238 | CNFC | 31:24 | ||||||||
| 23:16 | ||||||||||
| 15:8 | CNFC[15:8] | |||||||||
| 7:0 | CNFC[7:0] | |||||||||
| 0x023C | PORTD | 31:24 | ||||||||
| 23:16 | ||||||||||
| 15:8 | PORTD[15:8] | |||||||||
| 7:0 | PORTD[7:0] | |||||||||
| 0x0240 | LATD | 31:24 | ||||||||
| 23:16 | ||||||||||
| 15:8 | LATD[15:8] | |||||||||
| 7:0 | LATD[7:0] | |||||||||
| 0x0244 | TRISD | 31:24 | ||||||||
| 23:16 | ||||||||||
| 15:8 | TRISD[15:8] | |||||||||
| 7:0 | TRISD[7:0] | |||||||||
| 0x0248 | CNSTATD | 31:24 | ||||||||
| 23:16 | ||||||||||
| 15:8 | CNSTATD[15:8] | |||||||||
| 7:0 | CNSTATD[7:0] | |||||||||
| 0x024C | CNFD | 31:24 | ||||||||
| 23:16 | ||||||||||
| 15:8 | CNFD[15:8] | |||||||||
| 7:0 | CNFD[7:0] | |||||||||
0x0250 ... 0x1ECF | Reserved | |||||||||
| 0x1ED0 | IOIM1CON | 31:24 | FLTINJ | OKINJ | ATEST[1:0] | |||||
| 23:16 | EOVFV[7:0] | |||||||||
| 15:8 | ON | SLPEN | SIDL | EXTCLK | ||||||
| 7:0 | FBKSEL[3:0] | REFSEL[3:0] | ||||||||
| 0x1ED4 | IOIM1BCON | 31:24 | ||||||||
| 23:16 | ||||||||||
| 15:8 | BLANK[15:8] | |||||||||
| 7:0 | BLANK[7:0] | |||||||||
| 0x1ED8 | IOIM1STAT | 31:24 | ||||||||
| 23:16 | ||||||||||
| 15:8 | ERRCNT[7:0] | |||||||||
| 7:0 | FFEDGE | FREDGE | RFEDGE | RREDGE | OVF | ERR | OK | |||
| 0x1EDC | IOIM2CON | 31:24 | FLTINJ | OKINJ | ATEST[1:0] | |||||
| 23:16 | EOVFV[7:0] | |||||||||
| 15:8 | ON | SLPEN | SIDL | EXTCLK | ||||||
| 7:0 | FBKSEL[3:0] | REFSEL[3:0] | ||||||||
| 0x1EE0 | IOIM2BCON | 31:24 | ||||||||
| 23:16 | ||||||||||
| 15:8 | BLANK[15:8] | |||||||||
| 7:0 | BLANK[7:0] | |||||||||
| 0x1EE4 | IOIM2STAT | 31:24 | ||||||||
| 23:16 | ||||||||||
| 15:8 | ERRCNT[7:0] | |||||||||
| 7:0 | FFEDGE | FREDGE | RFEDGE | RREDGE | OVF | ERR | OK | |||
| 0x1EE8 | IOIM3CON | 31:24 | FLTINJ | OKINJ | ATEST[1:0] | |||||
| 23:16 | EOVFV[7:0] | |||||||||
| 15:8 | ON | SLPEN | SIDL | EXTCLK | ||||||
| 7:0 | FBKSEL[3:0] | REFSEL[3:0] | ||||||||
| 0x1EEC | IOIM3BCON | 31:24 | ||||||||
| 23:16 | ||||||||||
| 15:8 | BLANK[15:8] | |||||||||
| 7:0 | BLANK[7:0] | |||||||||
| 0x1EF0 | IOIM3STAT | 31:24 | ||||||||
| 23:16 | ||||||||||
| 15:8 | ERRCNT[7:0] | |||||||||
| 7:0 | FFEDGE | FREDGE | RFEDGE | RREDGE | OVF | ERR | OK | |||
| 0x1EF4 | IOIM4CON | 31:24 | FLTINJ | OKINJ | ATEST[1:0] | |||||
| 23:16 | EOVFV[7:0] | |||||||||
| 15:8 | ON | SLPEN | SIDL | EXTCLK | ||||||
| 7:0 | FBKSEL[3:0] | REFSEL[3:0] | ||||||||
| 0x1EF8 | IOIM4BCON | 31:24 | ||||||||
| 23:16 | ||||||||||
| 15:8 | BLANK[15:8] | |||||||||
| 7:0 | BLANK[7:0] | |||||||||
| 0x1EFC | IOIM4STAT | 31:24 | ||||||||
| 23:16 | ||||||||||
| 15:8 | ERRCNT[7:0] | |||||||||
| 7:0 | FFEDGE | FREDGE | RFEDGE | RREDGE | OVF | ERR | OK | |||
| 0x1F00 | IOIM5CON | 31:24 | FLTINJ | OKINJ | ATEST[1:0] | |||||
| 23:16 | EOVFV[7:0] | |||||||||
| 15:8 | ON | SLPEN | SIDL | EXTCLK | ||||||
| 7:0 | FBKSEL[3:0] | REFSEL[3:0] | ||||||||
| 0x1F04 | IOIM5BCON | 31:24 | ||||||||
| 23:16 | ||||||||||
| 15:8 | BLANK[15:8] | |||||||||
| 7:0 | BLANK[7:0] | |||||||||
| 0x1F08 | IOIM5STAT | 31:24 | ||||||||
| 23:16 | ||||||||||
| 15:8 | ERRCNT[7:0] | |||||||||
| 7:0 | FFEDGE | FREDGE | RFEDGE | RREDGE | OVF | ERR | OK | |||
| 0x1F0C | IOIM6CON | 31:24 | FLTINJ | OKINJ | ATEST[1:0] | |||||
| 23:16 | EOVFV[7:0] | |||||||||
| 15:8 | ON | SLPEN | SIDL | EXTCLK | ||||||
| 7:0 | FBKSEL[3:0] | REFSEL[3:0] | ||||||||
| 0x1F10 | IOIM6BCON | 31:24 | ||||||||
| 23:16 | ||||||||||
| 15:8 | BLANK[15:8] | |||||||||
| 7:0 | BLANK[7:0] | |||||||||
| 0x1F14 | IOIM6STAT | 31:24 | ||||||||
| 23:16 | ||||||||||
| 15:8 | ERRCNT[7:0] | |||||||||
| 7:0 | FFEDGE | FREDGE | RFEDGE | RREDGE | OVF | ERR | OK | |||
| 0x1F18 | IOIM7CON | 31:24 | FLTINJ | OKINJ | ATEST[1:0] | |||||
| 23:16 | EOVFV[7:0] | |||||||||
| 15:8 | ON | SLPEN | SIDL | EXTCLK | ||||||
| 7:0 | FBKSEL[3:0] | REFSEL[3:0] | ||||||||
| 0x1F1C | IOIM7BCON | 31:24 | ||||||||
| 23:16 | ||||||||||
| 15:8 | BLANK[15:8] | |||||||||
| 7:0 | BLANK[7:0] | |||||||||
| 0x1F20 | IOIM7STAT | 31:24 | ||||||||
| 23:16 | ||||||||||
| 15:8 | ERRCNT[7:0] | |||||||||
| 7:0 | FFEDGE | FREDGE | RFEDGE | RREDGE | OVF | ERR | OK | |||
| 0x1F24 | IOIM8CON | 31:24 | FLTINJ | OKINJ | ATEST[1:0] | |||||
| 23:16 | EOVFV[7:0] | |||||||||
| 15:8 | ON | SLPEN | SIDL | EXTCLK | ||||||
| 7:0 | FBKSEL[3:0] | REFSEL[3:0] | ||||||||
| 0x1F28 | IOIM8BCON | 31:24 | ||||||||
| 23:16 | ||||||||||
| 15:8 | BLANK[15:8] | |||||||||
| 7:0 | BLANK[7:0] | |||||||||
| 0x1F2C | IOIM8STAT | 31:24 | ||||||||
| 23:16 | ||||||||||
| 15:8 | ERRCNT[7:0] | |||||||||
| 7:0 | FFEDGE | FREDGE | RFEDGE | RREDGE | OVF | ERR | OK | |||
0x1F30 ... 0x32CF | Reserved | |||||||||
| 0x32D0 | RPCON | 31:24 | ||||||||
| 23:16 | ||||||||||
| 15:8 | IOLOCK | |||||||||
| 7:0 | ||||||||||
| 0x32D4 | RPINR0 | 31:24 | INT3R[7:0] | |||||||
| 23:16 | INT2R[7:0] | |||||||||
| 15:8 | INT1R[7:0] | |||||||||
| 7:0 | ||||||||||
| 0x32D8 | RPINR1 | 31:24 | T3CKR[7:0] | |||||||
| 23:16 | T2CKR[7:0] | |||||||||
| 15:8 | T1CKR[7:0] | |||||||||
| 7:0 | INT4R[7:0] | |||||||||
| 0x32DC | RPINR2 | 31:24 | ICM2R[7:0] | |||||||
| 23:16 | TCKI2R[7:0] | |||||||||
| 15:8 | ICM1R[7:0] | |||||||||
| 7:0 | TCKI1R[7:0] | |||||||||
| 0x32E0 | RPINR3 | 31:24 | ICM4R[7:0] | |||||||
| 23:16 | TCKI4R[7:0] | |||||||||
| 15:8 | ICM3R[7:0] | |||||||||
| 7:0 | TCKI3R[7:0] | |||||||||
| 0x32E4 | RPINR4 | 31:24 | ||||||||
| 23:16 | ||||||||||
| 15:8 | ICM5R[7:0] | |||||||||
| 7:0 | TCKI5R[7:0] | |||||||||
0x32E8 ... 0x32EF | Reserved | |||||||||
| 0x32F0 | RPINR7 | 31:24 | OCFDR[7:0] | |||||||
| 23:16 | OCFCR[7:0] | |||||||||
| 15:8 | OCFBR[7:0] | |||||||||
| 7:0 | OCFAR[7:0] | |||||||||
| 0x32F4 | RPINR8 | 31:24 | PCI11R[7:0] | |||||||
| 23:16 | PCI10R[7:0] | |||||||||
| 15:8 | PCI9R[7:0] | |||||||||
| 7:0 | PCI8R[7:0] | |||||||||
| 0x32F8 | RPINR9 | 31:24 | HOME1R[7:0] | |||||||
| 23:16 | INDX1R[7:0] | |||||||||
| 15:8 | QEB1R[7:0] | |||||||||
| 7:0 | QEA1R[7:0] | |||||||||
0x32FC ... 0x3307 | Reserved | |||||||||
| 0x3308 | RPINR13 | 31:24 | U2DSRR[7:0] | |||||||
| 23:16 | U2RXR[7:0] | |||||||||
| 15:8 | U1DSRR[7:0] | |||||||||
| 7:0 | U1RXR[7:0] | |||||||||
| 0x330C | RPINR14 | 31:24 | SCK1R[7:0] | |||||||
| 23:16 | SDI1R[7:0] | |||||||||
| 15:8 | U3DSRR[7:0] | |||||||||
| 7:0 | U3RXR[7:0] | |||||||||
| 0x3310 | RPINR15 | 31:24 | SS2R[7:0] | |||||||
| 23:16 | SCK2R[7:0] | |||||||||
| 15:8 | SDI2R[7:0] | |||||||||
| 7:0 | SS1R[7:0] | |||||||||
| 0x3314 | RPINR16 | 31:24 | ||||||||
| 23:16 | SS3R[7:0] | |||||||||
| 15:8 | SCK3R[7:0] | |||||||||
| 7:0 | SDI3R[7:0] | |||||||||
| 0x3318 | RPINR17 | 31:24 | ||||||||
| 23:16 | CAN1RXR[7:0] | |||||||||
| 15:8 | ||||||||||
| 7:0 | ||||||||||
| 0x331C | RPINR18 | 31:24 | REFI2R[7:0] | |||||||
| 23:16 | REFI1R[7:0] | |||||||||
| 15:8 | SENT2R[7:0] | |||||||||
| 7:0 | SENT1R[7:0] | |||||||||
| 0x3320 | RPINR19 | 31:24 | PCI15R[7:0] | |||||||
| 23:16 | PCI14R[7:0] | |||||||||
| 15:8 | PCI13R[7:0] | |||||||||
| 7:0 | PCI12R[7:0] | |||||||||
| 0x3324 | RPINR20 | 31:24 | CLCINAR[7:0] | |||||||
| 23:16 | PCI18R[7:0] | |||||||||
| 15:8 | PCI17R[7:0] | |||||||||
| 7:0 | PCI16R[7:0] | |||||||||
| 0x3328 | RPINR21 | 31:24 | CLCINER[7:0] | |||||||
| 23:16 | CLCINDR[7:0] | |||||||||
| 15:8 | CLCINCR[7:0] | |||||||||
| 7:0 | CLCINBR[7:0] | |||||||||
| 0x332C | RPINR22 | 31:24 | CLCINIR[7:0] | |||||||
| 23:16 | CLCINHR[7:0] | |||||||||
| 15:8 | CLCINGR[7:0] | |||||||||
| 7:0 | CLCINFR[7:0] | |||||||||
| 0x3330 | RPINR23 | 31:24 | U2CTSR[7:0] | |||||||
| 23:16 | U1CTSR[7:0] | |||||||||
| 15:8 | ADTRG31R[7:0] | |||||||||
| 7:0 | CLCINJR[7:0] | |||||||||
| 0x3334 | RPINR24 | 31:24 | IOM0R[7:0] | |||||||
| 23:16 | BISS1GSR[7:0] | |||||||||
| 15:8 | BISS1SLR[7:0] | |||||||||
| 7:0 | U3CTSR[7:0] | |||||||||
| 0x3338 | RPINR25 | 31:24 | ||||||||
| 23:16 | IOM3R[7:0] | |||||||||
| 15:8 | IOM2R[7:0] | |||||||||
| 7:0 | IOM1R[7:0] | |||||||||
| 0x333C | RPINR26 | 31:24 | PCI19R[7:0] | |||||||
| 23:16 | ||||||||||
| 15:8 | ||||||||||
| 7:0 | ||||||||||
| 0x3340 | RPINR27 | 31:24 | ||||||||
| 23:16 | PCI22R[7:0] | |||||||||
| 15:8 | PCI21R[7:0] | |||||||||
| 7:0 | PCI20R[7:0] | |||||||||
| 0x3344 | RPINR28 | 31:24 | ||||||||
| 23:16 | U4DSRR[7:0] | |||||||||
| 15:8 | U4CTSR[7:0] | |||||||||
| 7:0 | U4RXR[7:0] | |||||||||
0x3348 ... 0x334F | Reserved | |||||||||
| 0x3350 | RPOR0 | 31:24 | RP4R[6:0] | |||||||
| 23:16 | RP3R[6:0] | |||||||||
| 15:8 | RP2R[6:0] | |||||||||
| 7:0 | RP1R[6:0] | |||||||||
| 0x3354 | RPOR1 | 31:24 | RP8R[6:0] | |||||||
| 23:16 | RP7R[6:0] | |||||||||
| 15:8 | RP6R[6:0] | |||||||||
| 7:0 | RP5R[6:0] | |||||||||
| 0x3358 | RPOR2 | 31:24 | ||||||||
| 23:16 | RP11R[6:0] | |||||||||
| 15:8 | RP10R[6:0] | |||||||||
| 7:0 | RP9R[6:0] | |||||||||
0x335C ... 0x335F | Reserved | |||||||||
| 0x3360 | RPOR4 | 31:24 | RP20R[6:0] | |||||||
| 23:16 | RP19R[6:0] | |||||||||
| 15:8 | RP18R[6:0] | |||||||||
| 7:0 | RP17R[6:0] | |||||||||
| 0x3364 | RPOR5 | 31:24 | RP24R[6:0] | |||||||
| 23:16 | RP23R[6:0] | |||||||||
| 15:8 | RP22R[6:0] | |||||||||
| 7:0 | RP21R[6:0] | |||||||||
| 0x3368 | RPOR6 | 31:24 | RP28R[6:0] | |||||||
| 23:16 | RP27R[6:0] | |||||||||
| 15:8 | RP26R[6:0] | |||||||||
| 7:0 | RP25R[6:0] | |||||||||
| 0x336C | RPOR7 | 31:24 | ||||||||
| 23:16 | ||||||||||
| 15:8 | RP30R[6:0] | |||||||||
| 7:0 | RP29R[6:0] | |||||||||
| 0x3370 | RPOR8 | 31:24 | RP36R[6:0] | |||||||
| 23:16 | RP35R[6:0] | |||||||||
| 15:8 | RP34R[6:0] | |||||||||
| 7:0 | RP33R[6:0] | |||||||||
| 0x3374 | RPOR9 | 31:24 | RP40R[6:0] | |||||||
| 23:16 | RP39R[6:0] | |||||||||
| 15:8 | RP38R[6:0] | |||||||||
| 7:0 | RP37R[6:0] | |||||||||
| 0x3378 | RPOR10 | 31:24 | RP44R[6:0] | |||||||
| 23:16 | RP43R[6:0] | |||||||||
| 15:8 | RP42R[6:0] | |||||||||
| 7:0 | RP41R[6:0] | |||||||||
0x337C ... 0x337F | Reserved | |||||||||
| 0x3380 | RPOR12 | 31:24 | RP52R[6:0] | |||||||
| 23:16 | RP51R[6:0] | |||||||||
| 15:8 | RP50R[6:0] | |||||||||
| 7:0 | RP49R[6:0] | |||||||||
| 0x3384 | RPOR13 | 31:24 | RP56R[6:0] | |||||||
| 23:16 | RP55R[6:0] | |||||||||
| 15:8 | RP54R[6:0] | |||||||||
| 7:0 | RP53R[6:0] | |||||||||
| 0x3388 | RPOR14 | 31:24 | ||||||||
| 23:16 | ||||||||||
| 15:8 | ||||||||||
| 7:0 | RP57R[6:0] | |||||||||
0x338C ... 0x33CF | Reserved | |||||||||
| 0x33D0 | RPOR32 | 31:24 | RP132R[6:0] | |||||||
| 23:16 | RP131R[6:0] | |||||||||
| 15:8 | RP130R[6:0] | |||||||||
| 7:0 | RP129R[6:0] | |||||||||
| 0x33D4 | RPOR33 | 31:24 | RP136R[6:0] | |||||||
| 23:16 | RP135R[6:0] | |||||||||
| 15:8 | RP134R[6:0] | |||||||||
| 7:0 | RP133R[6:0] | |||||||||
| 0x33D8 | RPOR34 | 31:24 | RP140R[6:0] | |||||||
| 23:16 | RP139R[6:0] | |||||||||
| 15:8 | RP138R[6:0] | |||||||||
| 7:0 | RP137R[6:0] | |||||||||
| 0x33DC | RPOR35 | 31:24 | RP144R[6:0] | |||||||
| 23:16 | RP143R[6:0] | |||||||||
| 15:8 | RP142R[6:0] | |||||||||
| 7:0 | RP141R[6:0] | |||||||||
0x33E0 ... 0x363F | Reserved | |||||||||
| 0x3640 | ANSELA | 31:24 | ||||||||
| 23:16 | ||||||||||
| 15:8 | ANSELA[15:8] | |||||||||
| 7:0 | ANSELA[7:0] | |||||||||
| 0x3644 | ODCA | 31:24 | ||||||||
| 23:16 | ||||||||||
| 15:8 | ODCA[15:8] | |||||||||
| 7:0 | ODCA[7:0] | |||||||||
| 0x3648 | CNPUA | 31:24 | ||||||||
| 23:16 | ||||||||||
| 15:8 | CNPUA[15:8] | |||||||||
| 7:0 | CNPUA[7:0] | |||||||||
| 0x364C | CNPDA | 31:24 | ||||||||
| 23:16 | ||||||||||
| 15:8 | CNPDA[15:8] | |||||||||
| 7:0 | CNPDA[7:0] | |||||||||
| 0x3650 | CNCONA | 31:24 | ||||||||
| 23:16 | ||||||||||
| 15:8 | ON | CNSTYLE | PORT32 | |||||||
| 7:0 | ||||||||||
| 0x3654 | CNEN0A | 31:24 | ||||||||
| 23:16 | ||||||||||
| 15:8 | CNEN0A[15:8] | |||||||||
| 7:0 | CNEN0A[7:0] | |||||||||
| 0x3658 | CNEN1A | 31:24 | ||||||||
| 23:16 | ||||||||||
| 15:8 | CNEN1A[15:8] | |||||||||
| 7:0 | CNEN1A[7:0] | |||||||||
0x365C ... 0x3663 | Reserved | |||||||||
| 0x3664 | ANSELB | 31:24 | ||||||||
| 23:16 | ||||||||||
| 15:8 | ANSELB[15:8] | |||||||||
| 7:0 | ANSELB[7:0] | |||||||||
| 0x3668 | ODCB | 31:24 | ||||||||
| 23:16 | ||||||||||
| 15:8 | ODCB[15:8] | |||||||||
| 7:0 | ODCB[7:0] | |||||||||
| 0x366C | CNPUB | 31:24 | ||||||||
| 23:16 | ||||||||||
| 15:8 | CNPUB[15:8] | |||||||||
| 7:0 | CNPUB[7:0] | |||||||||
| 0x3670 | CNPDB | 31:24 | ||||||||
| 23:16 | ||||||||||
| 15:8 | CNPDB[15:8] | |||||||||
| 7:0 | CNPDB[7:0] | |||||||||
| 0x3674 | CNCONB | 31:24 | ||||||||
| 23:16 | ||||||||||
| 15:8 | ON | CNSTYLE | PORT32 | |||||||
| 7:0 | ||||||||||
| 0x3678 | CNEN0B | 31:24 | ||||||||
| 23:16 | ||||||||||
| 15:8 | CNEN0B[15:8] | |||||||||
| 7:0 | CNEN0B[7:0] | |||||||||
| 0x367C | CNEN1B | 31:24 | ||||||||
| 23:16 | ||||||||||
| 15:8 | CNEN1B[15:8] | |||||||||
| 7:0 | CNEN1B[7:0] | |||||||||
0x3680 ... 0x3687 | Reserved | |||||||||
| 0x3688 | ANSELC | 31:24 | ||||||||
| 23:16 | ||||||||||
| 15:8 | ANSELC[15:8] | |||||||||
| 7:0 | ANSELC[7:0] | |||||||||
| 0x368C | ODCC | 31:24 | ||||||||
| 23:16 | ||||||||||
| 15:8 | ODCC[15:8] | |||||||||
| 7:0 | ODCC[7:0] | |||||||||
| 0x3690 | CNPUC | 31:24 | ||||||||
| 23:16 | ||||||||||
| 15:8 | CNPUC[15:8] | |||||||||
| 7:0 | CNPUC[7:0] | |||||||||
| 0x3694 | CNPDC | 31:24 | ||||||||
| 23:16 | ||||||||||
| 15:8 | CNPDC[15:8] | |||||||||
| 7:0 | CNPDC[7:0] | |||||||||
| 0x3698 | CNCONC | 31:24 | ||||||||
| 23:16 | ||||||||||
| 15:8 | ON | CNSTYLE | PORT32 | |||||||
| 7:0 | ||||||||||
| 0x369C | CNEN0C | 31:24 | ||||||||
| 23:16 | ||||||||||
| 15:8 | CNEN0C[15:8] | |||||||||
| 7:0 | CNEN0C[7:0] | |||||||||
| 0x36A0 | CNEN1C | 31:24 | ||||||||
| 23:16 | ||||||||||
| 15:8 | CNEN1C[15:8] | |||||||||
| 7:0 | CNEN1C[7:0] | |||||||||
0x36A4 ... 0x36AF | Reserved | |||||||||
| 0x36B0 | ODCD | 31:24 | ||||||||
| 23:16 | ||||||||||
| 15:8 | ODCD[15:8] | |||||||||
| 7:0 | ODCD[7:0] | |||||||||
| 0x36B4 | CNPUD | 31:24 | ||||||||
| 23:16 | ||||||||||
| 15:8 | CNPUD[15:8] | |||||||||
| 7:0 | CNPUD[7:0] | |||||||||
| 0x36B8 | CNPDD | 31:24 | ||||||||
| 23:16 | ||||||||||
| 15:8 | CNPDD[15:8] | |||||||||
| 7:0 | CNPDD[7:0] | |||||||||
| 0x36BC | CNCOND | 31:24 | ||||||||
| 23:16 | ||||||||||
| 15:8 | ON | CNSTYLE | PORT32 | |||||||
| 7:0 | ||||||||||
| 0x36C0 | CNEN0D | 31:24 | ||||||||
| 23:16 | ||||||||||
| 15:8 | CNEN0D[15:8] | |||||||||
| 7:0 | CNEN0D[7:0] | |||||||||
| 0x36C4 | CNEN1D | 31:24 | ||||||||
| 23:16 | ||||||||||
| 15:8 | CNEN1D[15:8] | |||||||||
| 7:0 | CNEN1D[7:0] | |||||||||